一、可重构密码协处理器指令系统的设计方法（论文文献综述）
李盛[1]（2020）在《分组密码专用描述语言及编译技术研究》文中指出可重构专用指令密码处理器具有面向密码运算的专用指令集和可重构专用运算单元,密码处理性能高、灵活性强,已成为密码算法的一种重要实现方式。但该类处理器指令集和体系结构复杂,代码编写和编译优化困难,影响了芯片应用,本文针对这一问题开展了研究,主要成果及创新点如下:1.提出了一种分组密码专用描述语言DSLBCA（Domain Specific Language for Block Cipher Algorithm）。针对通用编程语言难以直观描述分组密码算法的算子和结构的问题,采用领域专用语言建模的方法,从问题域和解答域的角度建立了分组密码算法加密过程特征模型、层次化特征模型和执行模型,定义了DSLBCA语言的数据类型、标识符、函数结构和程序控制结构,使密码应用者能够通过数学思维方式编写算法程序代码。2.设计了面向DSLBCA和可重构VLIW分组密码处理器RVBCP（Reconfigurable VLIW Block Cipher Processor）的编译基础设施。研究了RVBCP处理器指令集特点,结合分组密码专用描述语言的语言规则,提出了相应的编译基础设施,设计了词法分析器、语法分析器、语义分析器,实现了DSLBCA程序代码向RVBCP汇编指令集的符号编译。3.提出了面向可重构多引擎密码So C的反馈式编译器结构。研究了基于RVBCP的多引擎密码So C（System on Chip）的工作流程,提出了反馈式编译器结构,设计了基于平均代码行数的循环展开因子算法UFACLA（Unrolling Factor Based on Average Code Line Amount）,在编译器前端实现了DSLBCA应用程序源代码在So C下的并行分配;并对展开后的代码进行标量替换,通过降低访存时间提高了分组密码算法的执行效率。4.提出了DSLBCA程序代码在RVBCP中的算子自动映射方案。建立分组密码算子调度参数模型,量化描述算子结点的调度状态信息;建立RVBCP的计算资源与寄存器资源参数模型,量化计算运行时计算资源与寄存器资源的消耗;基于贪婪策略、列表调度与线性扫描算法思想,设计了面向多发射可重构分组密码算法指令集处理器的并行资源分配算法,实现了分组密码算子在RVBCP上的自动并行映射。5.提出了RVBCP处理器低功耗指令调度方案。分析VLIW（Very Long Instruction Word）指令级功耗模型和RVBCP指令字内部指令排序与动态功耗变化的关系,对调整指令字之间汉明距离的方案进行了数学描述和讨论,将该低功耗指令调度问题归纳为广义旅行商问题,提出了一种基于禁忌搜索的改进广义遗传算法求解广义旅行商问题,实现了低功耗指令调度。
戴乐育,杨天池,郭松,王家琰[2]（2018）在《可重构分组密码协处理器二维指令架构》文中研究指明为能够进一步提升可重构分组密码协处理器的指令并行度和密码处理能力,以优化可重构分组密码协处理器的性能、面积、功耗比为目的,分别分析指令调度与密码运算之间的关系和特征,提出可重构分组密码协处理器二维指令架构,该架构能够增加指令执行周期,提高可重构功能单元的利用率。通过3种分组密码算法进行实现,结果表明,改进后的可重构分组密码协处理器的指令并行度是改进前的2-4倍。
戴乐育[3]（2015）在《可重构分组密码协处理器二维指令系统研究与设计》文中指出可重构分组密码协处理器面临着小型化、微型化智能移动终端对功耗的挑战,也同时面临着云端服务器、大数据处理对性能的挑战。提高密码处理能效成为可重构分组密码协处理器亟待解决的关键问题。本文研究并设计了具有高能效的分组密码协处理器指令系统,能够灵活实现多种分组密码算法。论文在分组密码算法特征分析、处理器指令集体系结构分析及现有可重构分组密码协处理器的功耗分析基础上,以可重构分组密码协处理器的能效定义为出发点,建立可重构分组密码协处理器能效模型。依据能效模型分析,提出了可重构分组密码协处理器二维指令集体系结构。论文在分析分组密码算法三大处理特征的基础上,特别地针对迭代处理特征和数据流处理特征为二维指令系统设计了轮式流水执行结构;针对相邻操作互异性特征为二维指令系统设计了堆叠式并行处理结构。论文在分析现有可重构分组密码协处理器指令系统的基础上,提出了一种面向分组密码算法的支持指令重构的二维指令系统。设计了二维指令系统指令束结构、运算类微指令集、控制类微指令集。采用构建平衡二叉树的方法,对运算类微指令集、控制类微指令集进行编码,缩短了指令位宽,降低了指令RAM的面积。确定了指令RAM和数据存储RAM的容量,设计了二维指令系统的寻址方式和二维指令的寄存器虚拟描述方法。在可重构分组密码协处理器的指令编程原则的基础上,以AES算法为例进行了编程说明。搭建了一体化验证平台,通过指令验证和系统验证证明了可重构密码协处理器的正确性。在处理器面积、性能与能效上与基于VLIW架构的可重构分组密码协处理器进行了比较。比较结果显示:1)在同一工艺下处理器面积减少了约6273928μm2;2)对于常见的分组密码算法,性能平均提高了1.173.89倍;3)对于常见的分组密码算法,能效平均提高了1.75.66倍。与其他处理在性能方面进行比较,比较结果显示:对于DES、AES、IDEA三种常见密码算法,多任务并行情况下协处理器的密码处理性能是其他单核密码处理器的1.18.92倍,是其他多核密码处理器的0.481.6倍。
杨先文[4]（2012）在《基于SoC的密码服务安全建模及其关键技术研究》文中认为随着信息技术和微电子技术的不断发展，密码技术从以应用为背景的密码编码和算法理论研究，逐步发展到以构建信息安全基础的密码工程系统上来。通用、灵活、安全的密码服务实现是密码工程系统的研制目标和研究方向之一。和传统集成电路设计相比，片上系统（System on Chip, SoC）设计在结构、功能和体系上更具优势，更适合于当前信息安全发展需要。然而，由目前的研究现状可知，虽然我国在密码芯片设计领域已取得一些成果，积累了大量的密码芯片产品和密码算法IP核，但是从芯片系统化角度来看，相关研究还处于跟踪世界进展的状况。当前国内研究差距主要有：一方面，集中关注硬件功能和算法多样化设计，缺少以片上操作系统为核心的密码服务安全体系的研究；另一方面，没有引入内涵更为丰富的安全性论证，仅采用“抵抗已有安全威胁”的方式来说明其安全性，缺少安全模型与安全性证明理论和方法。论文依托国家自然科学基金“密码片上系统安全模型构建与验证方法研究”和国家密码基金“密码芯片安全技术及其模型研究”，旨在探索一种基于SoC的密码服务安全建模及其实现的新技术和新方法，使芯片能够向信息系统提供通用、灵活、安全的一系列密码服务。论文在工程实践和理论研究两方面取得了以下创新点：1、提出了抗DPA攻击的分组密码算法设计方案通过对两个声称抗DPA算法的实例攻击得知，在算法运行过程中，其中间变换环节和中间值寄存器的能量信息仍可被攻击者利用。为此，提出了一种针对可重构S盒的掩码方案，并基于该S盒提出了一种改进的抗DPA攻击DES加密流程。和已有方案相比，本文方案对S盒的掩码保护硬件消耗少，且对抗DPA分组密码算法设计更具普适性。2、提出了密码SoC安全接入策略及接口模型设计方案针对传统USB安全隐患，提出了密码SoC安全接入策略。面向单机终端和内网终端，提出了两种USB安全接入方案，并分别设计了认证与密钥协商协议。和已有协议相比，本文协议在增加少量通信轮数的条件下，计算代价大幅减少，更适合嵌入式应用环境。在对传统USB设备控制器的实现基础上，以基于单机终端的安全接入方案为原型，给出了一款安全USB接口及其驱动设计方案。验证结果表明，该接口满足预期安全要求，可为密码SoC提供物理级接入保护。3、提出了符合ISO/IEC7816-8的密码服务系统设计方案依据片上密码服务软件实施架构，结合ISO/IEC7816-8定义的密码安全相关行业间命令体系，提出了以面向对象和消息驱动为基础的密码服务系统设计方案。设计了由安全环境分量、功能算法结构和密码算法环境为基本对象的密码服务系统三层关联架构，并遵循C语言语法规则设计了与之相关的各类操作的接口和流程，在通用性、灵活性和安全性方面提高了芯片的密码服务能力。4、提出了适合ECDSA的新七元联合稀疏型表示算法为了提高ECDSA中n0P+n1Q的计算效率，提出了新七元联合稀疏型表示算法，证明了新七元联合稀疏型的唯一性，并证明了其平均联合Hamming密度约为0.3023。采用新七元联合稀疏型计算n0P+n1Q时，比最优三元联合稀疏型效率约提高了13.18%，比一种五元联合稀疏型效率约提高了2.33%，比另一种七元联合稀疏型效率约提高了2.92%。5、提出了基于UC理论的密码SoC安全性分析方法在对密码协议和密码SoC的设计方法研究基础上，提出了将UC理论应用于密码SoC安全性分析的思想。通过构造作为安全基础的混合模型，证明了密码SoC安全设计与其理想函数的等价性。理想函数中攻击信息或是任意长的随机数、或是基于数学问题的敏感数据变形结果、或是非敏感明文数据，在现有技术条件下，理想函数的安全性不证自明，由此证明了混合模型下密码SoC设计的安全性。
陈海民[5]（2011）在《密码嵌入式微处理器设计与实现研究》文中研究说明在密码系统芯片中,嵌入式微处理器本身不具有密码安全功能,其一般都是通过外部总线挂接硬件协处理器来完成相应的加速引擎。由于外部总线数据传输速率远低于处理器内部总线,数据传输的通信成本将大大降低密码服务效率。本文基于ARMv4T架构提出了一种密码嵌入式微处理器设计方案,通过扩展专用指令集增强嵌入式微处理器的密码安全功能,从最底层为用户提供个性化密码服务,使得密码服务效率大大提高。本文主要有以下贡献:1、参照ARM9微处理器模型,设计并实现了一款基于32位ARM指令集的嵌入式微处理器,为密码嵌入式微处理器设计提供了扩展基础平台。2、针对嵌入式微处理器的特殊应用环境,提出了一种新的分支预测方案。研究表明,该方案硬件开销小、预测效率高、预测失效代价低。3、针对Radix-4 Booth编码乘法器,提出了一种完全消除部分积生成时加法运算的方法,有效地减小了关键路径延迟和芯片资源消耗。4、针对速度和面积两大性能指标,提出了一种基于可变执行周期的多周期乘法器结构,既保持了多周期乘法器的性能优势,又减少了乘法指令的平均执行周期。5、通过特殊功能寄存器控制方式设计了一种安全存储方案,为重要数据的存储保护提供了有效机制,可以软件配置存储保护区域的起始地址、区域大小和访问权限。6、通过扩展密码协处理指令集控制方式设计了一种密码功能扩展方案,为特定密码算法的数据加解密提供了协处理加速引擎。
张军[6]（2010）在《ECC协处理器专用指令与可重构单元设计技术研究》文中提出随着椭圆曲线密码（ECC）逐渐在公钥密码应用中占据主导地位,高效灵活实现ECC的需求也变得越来越迫切。本文在分析研究ECC算法的基本特征、典型应用协议的运算操作构成及存储特性的基础上,结合向量处理技术的特点,以设计一种可以实现多种ECC算法的专用指令向量协处理器为目标,重点研究了专用指令集和可重构功能单元的设计技术。本文以ECC运算基本操作构成为基础,从数据并行处理的特点出发,遵循ASIP专用指令的设计原则,提出了面向二元域和素数域上ECC运算的专用指令集,并对运算指令中的向量模加、模减、模约减、模乘、模平方、模逆以及控制指令中的K值比较等7种基本指令进行了专门研究,为灵活实现多种ECC算法奠定了基础。本文根据专用指令设计的要求,结合向量处理的特点,选择了合适的有限域运算算法,对模加减、模乘、模逆等功能单元进行了可重构设计。可重构运算单元采用双域统一架构,能够实现双有限域上160～576-bit范围内的有限域基本运算。最后,以FPGA和ASIC两种方式分别对其进行了综合及仿真,验证了设计的正确性和功能的完备性,为专用指令的高效实现提供了重要支撑。本文从软件模拟、硬件仿真和FPGA验证三个不同的方面对协处理器进行了模拟验证,有效保证了设计的正确性;使用Synopsys公司的Design Compiler工具,采用0.18μm CMOS工艺标准单元库对设计进行了逻辑综合,与其它设计进行了性能比较。结果表明,本文设计的专用指令集协处理器具有算法适应性强、效率高的优点,具有较高的实用价值和广泛的应用前景。
褚有睿[7]（2010）在《基于可重构密码处理的IPSec VPN网关研究与设计》文中研究指明随着Internet的发展和网络应用的日益增加,网络安全问题逐渐成为一个不容忽视的问题。虚拟专用网安全网关由于能很好的解决网络安全问题而成为近年来的研究热点。但VPN安全网关要想应用于市场,就必须面对网络传输的高速性和它自身数据处理低速之间的瓶颈问题。本论文针对此问题展开研究,目的是研究一种安全、灵活、高速的VPN安全网关,以适应日益增加的网络安全问题和网络带宽发展的需要。本文在分析研究各种相关VPN解决方案的基础上,针对其缺陷和不足,设计了一种基于IPSec （Internet Protocol Security）协议的单片VPN安全网关。该网关采用双NIOS II处理器架构、是一种嵌入式安全网关。在该网关中NIOS II主处理器用来完成常规网络数据包的处理和IPSec预处理,而采用IPSec协处理器将IPSec处理从主处理器中分离出来,从而很好的解决了主处理器任务过于繁重的问题。同时又设计了专用的可重构密码处理模块用来快速、灵活的实现IPSec处理中的大量数据加解密处理。该模块是在分析和研究IPSec协议所涉及的分组密码算法的基础上,结合成熟的可重构密码处理模型设计完成的。该模块可根据系统的配置构成不同的电路结构,从而完成不同分组密码算法的加解密功能。本文最后对所设计的单片安全网关进行了功能和性能测试。功能测试结果表明本安全网关可完成基于IPSec协议的VPN网关的基本功能,同时性能测试表明其具备较高的数据吞吐率,完全满足中小型安全网关对速率的要求,具有较强的实用性。
刘婷婷,欧阳旦,王志远,汤光明[8]（2010）在《基于流密码的可重构处理结构及其专用指令集研究》文中认为在对多种流密码算法生成结构进行分析的基础上,提出一种基于流密码的可重构处理结构,并在总结重构流密码算法使用频率较高的基本操作类型的基础上,为该流密码可重构处理结构设计了一种专用指令集。描述了指令的具体格式,并对指令性能进行了评估。结果表明,该指令集作用在该流密码可重构结构上可灵活高效地实现多种流密码算法。
刘婷婷[9]（2009）在《序列密码可重构处理系统结构及专用指令集研究》文中进行了进一步梳理可重构计算技术将微处理器与ASIC的优点结合在一起,既有通用处理器的灵活性,也有ASIC一样高效的硬件电路,达到软件的灵活及硬件的优化。采用可重构计算技术来设计密码处理系统,能够使同一硬件高效灵活的支持密码应用领域内的多种算法,同时满足了对性能和灵活性的要求,提高了密码系统的安全性,在军事以及商业等领域具有很大的应用价值。本文针对序列密码处理领域,在总结分析序列密码构造方法的基础上,结合可重构技术的特点,设计了一个序列密码可重构处理系统,并设计了该系统的专用指令集。本文的主要工作有以下几个方面:1、研究和分析了Ruppel提出的四种序列密码构造方法,找到两类适合可重构处理并且应用广泛的序列密码,一类是有限域GF（2）上基于FSR+NLF结构生成的序列密码,另一类是有限域GF（2w）（w=8,16,32）上基于LFSR+NLF结构生成的序列密码。通过深入分析这两类序列密码的生成结构、处理流程,设计了一个序列密码可重构处理系统,该系统的核心是两个序列密码可重构处理单元。分别设计了两个可重构处理单元的结构——第一类序列密码可重构处理结构和第二类序列密码可重构处理结构,基于这两类处理结构的可重构处理单元可生成上述两类序列密码。这两类结构的重构粒度是32bit;结构中的互连网络属于部分互连的crossbar型阵列结构;结构与微控制器之间为松耦合关系,可以独立工作;结构的配置策略采用静态配置策略。2、为序列密码可重构处理系统设计了专用指令集。通过总结序列密码可重构处理系统中使用频率很高的基本操作类型,将指令按功能分为三类:即配置指令,初始化指令和控制指令,具体包括配置FSR结构,配置非线性组合函数NLF,配置实现非线性变换的可重构单元（RU）,配置互连网络,初始化赋值,配置使能,执行使能,停止操作等指令。设计了各类专用指令在用户界面下的形式,选择了各可重构单元和互连网络的硬件结构,定义了各指令的机器编码格式。3、描述了序列密码可重构处理系统的工作流程,在可重构处理系统上分别映射了有限域GF（2）上基于FSR+NLF结构的序列密码算法——Achterabhn算法和有限域GF（2w）（w=8,16,32）上基于LFSR+NLF结构的序列密码算法——SOBER——t32算法,描述了算法映射的方法,并使用所设计的专用指令集编写了用户界面下算法映射程序的格式。4、编程实现了指令的解析,并分析了序列密码可重构处理系统及其专用指令集的性能,它们既能够保证上述两类序列密码算法应用的灵活性,又能够达到较高的性能。
蔡亮[10]（2008）在《双域ECC协处理器体系结构研究与设计》文中研究表明灵活性与高效性是密码处理追求的两大主要目标。目前的椭圆曲线密码系统多为针对特定的域、曲线或者参数进行优化设计,具有较高的运算速度,但这类设计无法满足算法更换的需求,灵活性较差。论文从分析椭圆曲线密码基本运算出发,结合现代计算机体系结构最新研究成果,研究面向素数域和二进制域、支持任意曲线的椭圆曲线密码协处理器设计问题。论文对椭圆曲线密码基本算法进行了深入的分析,研究了算术运算层可开发的并行度,提出了能增加30%运算速度的素数域和二进制域下点乘、点加和倍点运算并行调度算法,设计了基于VLIW的、两路并行的ECC协处理器体系结构;论文对椭圆曲线密码基本算子进行了分析抽象,提出了椭圆曲线密码协处理器的基本指令操作,设计了并行度为2的指令束结构,并对指令槽进行了深入细致的研究;论文对椭圆曲线密码运算的组成结构和存储特性进行了分析研究,提出了存储系统总体设计思路,设计了两读两写32x32x12bit的RAM阵列,并根据协处理器的特点,给出了支持双域的模加/减、模乘及模逆运算的实现方案。论文设计了基于VLIW结构的ECC协处理器方案,协处理器能够支持素数域和二进制域下任意曲线参数的椭圆曲线密码算法,具有较高的灵活性;所设计的并行处理结构能够大幅提升了点加、倍点及点乘运算速度,具有较高的密码处理性能。
二、可重构密码协处理器指令系统的设计方法（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、可重构密码协处理器指令系统的设计方法（论文提纲范文）
（1）分组密码专用描述语言及编译技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 国内外研究现状 |
| 1.2.1 密码算法编程语言 |
| 1.2.2 处理器的编译技术 |
| 1.2.3 处理器的编译优化技术 |
| 1.3 本文主要研究工作 |
| 1.3.1 研究内容 |
| 1.3.2 论文结构 |
| 第二章 理论研究基础 |
| 2.1 领域专用语言设计概念 |
| 2.2 分组密码算法特点 |
| 2.2.1 分组密码算法数学模型 |
| 2.2.2 分组密码算法的网络结构 |
| 2.3 可重构分组密码指令集处理器 |
| 2.3.1 RVBCP体系结构及功能单元 |
| 2.3.2 RVBCP指令系统 |
| 2.4 本章小结 |
| 第三章 分组密码专用描述语言及编译基础设施研究 |
| 3.1 引言 |
| 3.2 分组密码专用描述语言建模 |
| 3.2.1 问题域分析 |
| 3.2.2 解答域分析 |
| 3.3 分组密码专用描述语言定义及实例 |
| 3.3.1 变量类型与数据表示 |
| 3.3.2 标识符与关键字 |
| 3.3.3 函数与程序控制结构 |
| 3.3.4 分组密码描述语言的格式 |
| 3.4 面向分组密码专用描述语言的编译器基础设施设计 |
| 3.4.1 词法分析器设计 |
| 3.4.2 语法分析器设计 |
| 3.4.3 语义分析器设计 |
| 3.5 本章小结 |
| 第四章 编译器结构设计及前端编译优化研究 |
| 4.1 引言 |
| 4.2 优化编译结构设计 |
| 4.2.1 分组密码异构SoC结构及工作流程 |
| 4.2.2 编译器结构设计原则 |
| 4.2.3 反馈式编译器结构设计 |
| 4.3 反馈式编译器前端优化算法研究 |
| 4.3.1 基于平均代码行数的循环展开算法研究 |
| 4.3.2 标量替代算法研究 |
| 4.4 实验及分析 |
| 4.4.1 实验验证 |
| 4.4.2 实验结果分析 |
| 4.5 本章小结 |
| 第五章 可重构分组密码指令集处理器的自动映射研究 |
| 5.1 引言 |
| 5.2 分析与参数建模 |
| 5.2.1 分组密码算子调度与映射参数模型 |
| 5.2.2 可重构分组密码指令集处理器资源模型 |
| 5.2.3 资源消耗与资源约束关系分析 |
| 5.3 可重构指令集处理器自动映射算法 |
| 5.3.1 初始化调度 |
| 5.3.2 资源分配与结点调度调整 |
| 5.4 实验及分析 |
| 5.4.1 实验设计 |
| 5.4.2 实验结果分析 |
| 5.5 本章小结 |
| 第六章 面向VLIW结构密码处理器的低功耗指令调度研究 |
| 6.1 引言 |
| 6.2 VLIW结构的指令级低功耗分析 |
| 6.2.1 密码处理器功耗的编译调优方法分析 |
| 6.2.2 低功耗调度原理分析及低功耗指令调度问题 |
| 6.3 面向低功耗指令调度问题求解的改进广义遗传算法 |
| 6.3.1 遗传算法、广义遗传算法与禁忌搜索算法 |
| 6.3.2 基于禁忌搜索的改进广义遗传算法设计 |
| 6.4 实验及分析 |
| 6.4.1 IGGABTS算法仿真实验 |
| 6.4.2 平均功耗测试 |
| 6.5 本章小结 |
| 第七章 总结与展望 |
| 7.1 研究总结 |
| 7.2 创新点总结 |
| 7.3 展望 |
| 致谢 |
| 参考文献 |
（3）可重构分组密码协处理器二维指令系统研究与设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 国内外研究现状 |
| 1.2.1 可重构密码协处理器发展现状 |
| 1.2.2 处理器体系架构发展现状 |
| 1.2.3 主要研究基础 |
| 1.3 研究内容与创新点 |
| 1.3.1 研究内容 |
| 1.3.2 主要创新点 |
| 1.4 论文结构安排 |
| 第二章 分组密码特征及处理器指令集体系结构分析 |
| 2.1 分组密码算法特征 |
| 2.1.1 分组密码结构特征分析 |
| 2.1.2 分组密码基本运算特征分析 |
| 2.1.3 分组密码处理特征总结 |
| 2.2 处理器指令指令集体系结构分析 |
| 2.2.1 超长指令字处理器指令集体系结构 |
| 2.2.2 链式处理器指令集体系结构 |
| 2.2.3 传输触发架构处理器指令集体系结构 |
| 2.3 可重构分组密码协处理器功耗特征分析 |
| 2.3.1 可重构分组密码协处理器面积分析 |
| 2.3.2 可重构分组密码协处理器指令级功耗分析 |
| 2.4 面向分组密码算法的高能效二维指令系统研究思路 |
| 2.5 本章小结 |
| 第三章 可重构分组密码协处理器指令集体系结构研究 |
| 3.1 可重构分组密码协处理器指令集体系结构建模 |
| 3.1.1 可重构分组密码协处理器二维指令系统的概念 |
| 3.1.2 可重构分组密码协处理器二维指令集体系结构能效模型 |
| 3.1.3 可重构分组密码协处理器二维指令集体系结构能效模型分析 |
| 3.2 可重构分组密码协处理器二维指令集体系结构 |
| 3.2.1 可重构分组密码协处理器体系架构 |
| 3.2.2 二维指令系统的轮式流水执行结构 |
| 3.2.3 二维指令系统的堆叠式并行处理结构 |
| 3.3 数据级联交互网络研究与设计 |
| 3.3.1 数据级联交互网络硬件架构 |
| 3.3.2 数据链接网络 |
| 3.3.3 取数网络及选择网络设计 |
| 3.4 本章小结 |
| 第四章 二维指令系统结构及指令集研究与设计 |
| 4.1 基于VLIW架构协处理器的指令系统分析 |
| 4.2 二维指令系统的指令分类 |
| 4.2.1 二维指令系统指令束 |
| 4.2.2 微指令集设计 |
| 4.3 二维指令系统编码技术研究与设计 |
| 4.3.1 指令模板编码设计 |
| 4.3.2 操作码及操作模式的统一编码技术 |
| 4.3.3 运算微指令集 |
| 4.4 二维指令系统的寻址方式研究 |
| 4.4.1 指令存储器的寻址方式 |
| 4.4.2 数据存储器的寻址方式设计 |
| 4.4.3 二维指令系统的寄存器虚拟描述方法 |
| 4.5 本章小结 |
| 第五章 指令编程、验证及性能评估 |
| 5.1 指令编程及算法实现 |
| 5.2 系统验证 |
| 5.2.1 验证平台 |
| 5.2.2 验证结果 |
| 5.3 性能评估 |
| 5.3.1 ASIC实现结果 |
| 5.3.2 协处理器性能评估 |
| 5.3.3 协处理器能效比较 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 作者简历 |
| 附录A:控制微指令集 |
| 附录B:配置及长控制指令集 |
| 附录C:基于二维指令系统的密码算法实现 |
（4）基于SoC的密码服务安全建模及其关键技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.1.1 研究背景 |
| 1.1.2 研究思路 |
| 1.1.3 研究意义 |
| 1.2 课题国内外研究现状 |
| 1.2.1 研究现状 |
| 1.2.2 国内研究差距 |
| 1.3 课题研究内容及创新点 |
| 1.3.1 研究内容 |
| 1.3.2 创新点 |
| 1.4 论文结构 |
| 第二章 密码服务安全模型及其实施架构 |
| 2.1 信息安全与密码服务 |
| 2.2 密码服务的定义及属性 |
| 2.3 三种典型安全模型及分析 |
| 2.3.1 通用数据安全架构模型 |
| 2.3.2 开放式安全端口模型 |
| 2.3.3 可信计算平台模型 |
| 2.3.4 典型安全模型分析与比较 |
| 2.4 密码服务安全模型的实施原则 |
| 2.5 密码服务的概念模型 |
| 2.5.1 概念模型的构建思路 |
| 2.5.2 概念模型描述 |
| 2.6 密码服务的功能模型 |
| 2.6.1 功能模型的构建思路 |
| 2.6.2 功能模型描述 |
| 2.7 密码服务的安全模型 |
| 2.7.1 安全模型的构建思路 |
| 2.7.2 安全模型的实施架构 |
| 2.8 本章小结 |
| 第三章 密码算法控制器和主处理器优化设计 |
| 3.1 研究依据概述 |
| 3.2 密码算法控制器内部结构 |
| 3.3 密码算法控制器关键环节优化 |
| 3.3.1 ETI-8052 时序优化设计 |
| 3.3.2 多密码算法 IP 核集成设计 |
| 3.3.3 多密码算法 IP 核控制程序设计 |
| 3.4 主处理器体系结构 |
| 3.5 主处理器关键环节优化 |
| 3.5.1 32 位乘法器优化设计 |
| 3.5.2 密码协处理器 IP 核集成设计 |
| 3.5.3 密码协处理器 IP 核控制程序设计 |
| 3.6 本章小结 |
| 第四章 一阶差分能量分析攻击及其防御设计 |
| 4.1 研究依据概述 |
| 4.2 差分能量分析原理与方法 |
| 4.2.1 基于汉明重量的能量模型 |
| 4.2.2 差分能量分析方法 |
| 4.3 针对掩码技术的差分能量分析攻击 |
| 4.3.1 DES-DPA 算法描述及安全性分析 |
| 4.3.2 对 DES-DPA 算法的攻击验证 |
| 4.3.3 改进 AES 算法描述及安全性分析 |
| 4.3.4 对改进 AES 算法的攻击验证 |
| 4.4 抗差分能量分析攻击的改进设计 |
| 4.4.1 抗差分能量分析攻击原理 |
| 4.4.2 掩码改进设计及安全性分析 |
| 4.4.3 密码算法控制器抗攻击改进设计 |
| 4.5 本章小结 |
| 第五章 密码 SoC 安全接入策略及接口模型设计 |
| 5.1 研究依据概述 |
| 5.2 USB 设备控制器 IP 核设计 |
| 5.2.1 收发器电路设计 |
| 5.2.2 接口引擎模块设计 |
| 5.2.3 协议层模块设计 |
| 5.2.4 端点控制器设计 |
| 5.3 USB 设备驱动程序设计 |
| 5.3.1 驱动程序框架 |
| 5.3.2 驱动与应用程序接口 |
| 5.3.3 驱动与硬件设备接口 |
| 5.4 USB 设备安全接入模型设计 |
| 5.5 基于单机终端的安全接入策略设计 |
| 5.5.1 基于单机终端的认证与密钥协商协议 |
| 5.5.2 SUAKA 协议的形式化分析 |
| 5.5.3 SUAKA 协议的安全性及效率分析 |
| 5.5.4 主机终端私钥保护措施 |
| 5.6 基于内网终端的安全接入策略设计 |
| 5.6.1 基于内网终端的认证与密钥协商协议 |
| 5.6.2 IUAKA 协议的形式化分析 |
| 5.6.3 IUAKA 协议的安全性及效率分析 |
| 5.6.4 企业内网的安全改造方案 |
| 5.7 安全 USB 接口及其驱动程序设计 |
| 5.8 本章小结 |
| 第六章 存储保护电路及文件访问控制机制设计 |
| 6.1 研究依据概述 |
| 6.2 存储保护电路设计方案 |
| 6.2.1 存储器容量分析 |
| 6.2.2 存储数据安全级别划分 |
| 6.2.3 存储器读写保护电路设计 |
| 6.2.4 保护粒度细化设计 |
| 6.3 存储器完整性保护方案 |
| 6.3.1 存储器完整性威胁模型 |
| 6.3.2 存储器完整性保护电路设计 |
| 6.3.3 方案安全性及代价分析 |
| 6.4 文件系统的访问控制机制 |
| 6.4.1 相关技术背景 |
| 6.4.2 文件访问控制机制设计 |
| 6.4.3 口令/密钥安全存储设计 |
| 6.4.4 密码算法安全管理设计 |
| 6.5 本章小结 |
| 第七章 基于密码 SoC 的密码服务系统设计 |
| 7.1 研究依据概述 |
| 7.2 密码服务系统架构设计 |
| 7.3 密码消息常量定义 |
| 7.4 密码算法接口设计 |
| 7.4.1 分组算法接口设计 |
| 7.4.2 公钥算法接口设计 |
| 7.4.3 杂凑算法接口设计 |
| 7.4.4 消息认证算法接口设计 |
| 7.5 密码算法设置接口设计 |
| 7.5.1 分组算法设置接口设计 |
| 7.5.2 公钥算法设置接口设计 |
| 7.5.3 杂凑算法设置接口设计 |
| 7.6 安全环境设计 |
| 7.6.1 安全环境分量设计 |
| 7.6.2 功能算法结构设计 |
| 7.7 适合 ECDSA 的新七元联合稀疏型 |
| 7.7.1 新七元联合稀疏型的定义 |
| 7.7.2 新七元联合稀疏型表示算法 |
| 7.7.3 新七元联合稀疏型的有效性 |
| 7.8 本章小结 |
| 第八章 基于 FPGA 原型平台的密码 SoC 功能性验证 |
| 8.1 密码 SoC 的 FPGA 实现 |
| 8.2 FPGA 验证平台设计与制板 |
| 8.2.1 FPGA 验证平台设计原理 |
| 8.2.2 FPGA 验证平台 PCB 制板 |
| 8.3 密码算法控制器功能性验证 |
| 8.3.1 密码算法控制器验证系统组成 |
| 8.3.2 密码算法控制器验证实现 |
| 8.4 主处理器功能性验证 |
| 8.4.1 主处理器验证系统组成 |
| 8.4.2 32 位乘法器验证实现 |
| 8.4.3 主处理器验证实现 |
| 8.5 安全 USB 接口功能性验证 |
| 8.5.1 安全 USB 接口验证系统组成 |
| 8.5.2 安全 USB 接口验证实现 |
| 8.6 存储保护电路功能性验证 |
| 8.6.1 存储保护电路验证系统组成 |
| 8.6.2 存储保护电路验证实现 |
| 8.7 密码服务系统功能性验证 |
| 8.7.1 密码服务系统验证系统组成 |
| 8.7.2 密码服务系统命令实现 |
| 8.7.3 密码服务系统验证实现 |
| 8.8 本章小结 |
| 第九章 基于通用可组合理论的密码 SoC 安全性分析 |
| 9.1 通用可组合理论基础 |
| 9.1.1 图灵机与不可区分性 |
| 9.1.2 通用可组合安全框架 |
| 9.1.3 安全定理应用和推广 |
| 9.2 密码 SoC 安全假设与威胁模型 |
| 9.2.1 密码 SoC 安全假设 |
| 9.2.2 密码 SoC 威胁模型 |
| 9.3 密码 SoC 安全性分析 |
| 9.3.1 ( FC PWS , FO thers)-混合模型下密码算法模块的 UC 安全 |
| 9.3.2 ( FC PWS , FO thers)-混合模型下安全 USB 接口的 UC 安全 |
| 9.3.3 FC PSS-混合模型下内部总线的 UC 安全 |
| 9.3.4 FC PSS-混合模型下 SRAM 的 UC 安全 |
| 9.3.5 现实模型下 Flash 的 UC 安全 |
| 9.4 本章小结 |
| 第十章 总结与展望 |
| 10.1 工作总结 |
| 10.2 下一步展望 |
| 参考文献 |
| 附录 执行安全操作（PSO）命令响应报文 |
| 作者简历 攻读博士学位期间完成的主要工作 |
| 致谢 |
（5）密码嵌入式微处理器设计与实现研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题研究背景 |
| 1.2 相关研究现状 |
| 1.3 研究内容及创新 |
| 1.4 论文结构组织 |
| 第二章 密码嵌入式微处理器体系结构 |
| 2.1 crypto_arm整体架构 |
| 2.1.1 crypto_arm微处理器原型 |
| 2.1.2 crypto_arm逻辑体系结构 |
| 2.2 ARM9 嵌入式微处理器模型 |
| 2.2.1 ARM9 流水线结构 |
| 2.2.2 ARM9 编程模型 |
| 2.2.3 ARM9 指令系统 |
| 2.3 本章小结 |
| 第三章 主控制器的设计与实现 |
| 3.1 主控制器整体架构 |
| 3.1.1 主控制器逻辑体系结构 |
| 3.1.2 流水线设计的关键技术 |
| 3.2 流水线结构设计 |
| 3.2.1 取指段设计 |
| 3.2.2 译码段设计 |
| 3.2.3 执行段设计 |
| 3.2.4 访存段设计 |
| 3.2.5 写回段设计 |
| 3.2.6 互锁模块设计 |
| 3.3 乘法器设计 |
| 3.3.1 乘法器基本原理 |
| 3.3.2 Radix-4 Booth编码乘法器优化 |
| 3.3.3 可变执行周期的多周期乘法器 |
| 3.4 本章小结 |
| 第四章 缓存结构设计 |
| 4.1 片上缓存基础 |
| 4.1.1 缓存工作原理 |
| 4.1.2 缓存地址映像 |
| 4.1.3 缓存的分类 |
| 4.2 指令缓存(icache)设计 |
| 4.2.1 icache设计方案 |
| 4.2.2 icache操作流程 |
| 4.3 数据缓存(dcache)设计 |
| 4.3.1 dcache设计方案 |
| 4.3.2 dcache操作流程 |
| 4.4 本章小节 |
| 第五章 安全存储机制及密码功能扩展 |
| 5.1 主协处理器控制机制 |
| 5.2 从协处理器控制机制 |
| 5.3 安全存储机制设计 |
| 5.3.1 CP15 协处理器功能 |
| 5.3.2 安全存储基本原理 |
| 5.3.3 安全存储具体设计 |
| 5.4 密码功能扩展设计 |
| 5.4.1 CP14 协处理器功能 |
| 5.4.2 密码功能扩展基础 |
| 5.4.3 密码协处理指令集 |
| 5.4.4 性能比较分析 |
| 5.5 本章小节 |
| 第六章 crypto_arm功能验证 |
| 6.1 功能验证基础 |
| 6.1.1 设计开发环境 |
| 6.1.2 FPGA设计流程 |
| 6.2 crypto_arm仿真验证 |
| 6.2.1 仿真验证策略 |
| 6.2.2 模块级仿真验证 |
| 6.2.3 系统级仿真验证 |
| 6.3 FPGA硬件验证 |
| 6.4 本章小结 |
| 第七章 总结与展望 |
| 6.1 工作总结 |
| 6.2 进一步展望 |
| 参考文献 |
| 作者简历 攻读硕士期间的主要工作 |
| 致谢 |
（6）ECC协处理器专用指令与可重构单元设计技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题的研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 ASIP 实现方式 |
| 1.2.2 向量实现方式 |
| 1.3 课题研究思路、结构及创新点 |
| 1.3.1 研究思路 |
| 1.3.2 论文结构 |
| 1.3.3 本文创新点 |
| 第二章 ECC 算法及向量处理特点分析 |
| 2.1 ECC 运算处理的特点 |
| 2.1.1 ECC 算法理论基础 |
| 2.1.2 ECC 算法的基本特征 |
| 2.1.3 ECC 算法的基本运算操作 |
| 2.2 ECC 运算处理的存储特征 |
| 2.2.1 通用数据容量需求分析 |
| 2.2.2 P 值数据容量需求分析 |
| 2.3 向量处理特点 |
| 2.4 本章小结 |
| 第三章 ECC 协处理器专用指令集设计 |
| 3.1 专用指令集概述 |
| 3.2 向量模加减指令 |
| 3.2.1 模加减操作研究 |
| 3.2.2 模加减指令设计 |
| 3.2.2.1 静态配置指令 |
| 3.2.2.2 向量模加减指令设计 |
| 3.3 向量模乘指令 |
| 3.3.1 模乘操作研究 |
| 3.3.2 向量模乘指令设计 |
| 3.4 向量模逆指令 |
| 3.4.1 模逆操作研究 |
| 3.4.2 向量模逆指令设计 |
| 3.5 K 值比较指令 |
| 3.5.1 K 值比较操作研究 |
| 3.5.2 K 值比较指令设计 |
| 3.6 本章小结 |
| 第四章 ECC 协处理器可重构向量功能单元设计 |
| 4.1 可重构向量功能单元设计概述 |
| 4.2 可重构向量模加减单元设计 |
| 4.2.1 双域模加减算法分析 |
| 4.2.2 向量模加减单元设计 |
| 4.2.3 向量模加减单元实现结果及仿真验证结果 |
| 4.2.3.1 模加减实现结果 |
| 4.2.3.2 模加减仿真验证结果 |
| 4.3 可重构向量模乘单元设计 |
| 4.3.1 双域模乘算法分析 |
| 4.3.2 向量模乘单元设计 |
| 4.3.3 向量模乘单元实现结果及仿真验证结果 |
| 4.3.3.1 模乘实现结果 |
| 4.3.3.2 模乘仿真验证结果 |
| 4.4 可重构向量模逆单元设计 |
| 4.4.1 双域模逆算法分析 |
| 4.4.2 向量模逆单元设计 |
| 4.4.3 向量模逆单元实现结果及仿真验证结果 |
| 4.4.3.1 模逆实现结果 |
| 4.4.3.2 模逆验证结果 |
| 4.5 本章小结 |
| 第五章 ECC 协处理器实现、验证及性能评估 |
| 5.1 ECC 协处理器整体结构 |
| 5.2 系统验证 |
| 5.2.1 软件模拟验证 |
| 5.2.2 硬件仿真验证 |
| 5.2.3 FPGA 仿真验证 |
| 5.3 性能评价 |
| 5.3.1 FPGA 实现结果 |
| 5.3.2 ASIC 实现结果 |
| 5.3.3 协处理器性能 |
| 5.3.3.1 点乘算法的性能及比较 |
| 5.3.3.2 应用协议的性能及比较 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 作者简历 攻读硕士学位期间完成的主要工作 |
| 致谢 |
（7）基于可重构密码处理的IPSec VPN网关研究与设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题研究背景 |
| 1.2 课题研究现状 |
| 1.3 主要研究内容及创新点 |
| 1.4 论文组织结构 |
| 第二章 课题相关技术概述 |
| 2.1 VPN安全网关介绍 |
| 2.1.1 VPN安全网关发展现状 |
| 2.1.2 VPN网关的基本原理和技术 |
| 2.2 IPSec协议简介 |
| 2.2.1 IPSec体系结构 |
| 2.2.2 两个基本协议 |
| 2.3 可重构密码处理技术 |
| 2.3.1 可重构密码处理的概念及原理 |
| 2.3.2 可重构密码处理技术发展现状 |
| 第三章 VPN安全网关设计 |
| 3.1 两种传统VPN安全网关设计方案 |
| 3.1.1 基于PC机的DSP加密卡方案 |
| 3.1.2 基于母板+子板的设计方案 |
| 3.2 VPN安全网关结构设计 |
| 3.2.1 安全网关设计思路 |
| 3.2.2 网关总体结构 |
| 3.2.3 网关系统工作流程 |
| 3.2.4 IPSec协处理器的功能与工作流程 |
| 3.4 网关软件系统设计 |
| 3.4.1 μ C/OS-Ⅱ内核的移植与配置 |
| 3.4.2 LwIP协议栈的移植和IPSec的加载 |
| 第四章 可重构密码处理模块设计 |
| 4.1 模块总体结构设计 |
| 4.1.1 分组密码算法操作特征分析 |
| 4.1.2 可重构密码处理模块结构设计 |
| 4.2 配置控制模块设计 |
| 4.3 功能单元模块结构设计 |
| 4.3.1 S盒运算单元设计 |
| 4.3.2 模乘运算单元设计 |
| 4.3.3 有限域乘法运算单元设计 |
| 4.3.4 其他功能单元模块设计分析 |
| 4.4 可重构密码处理模块执行模式 |
| 4.4.1 字宽执行模式 |
| 4.4.2 超字宽执行模式 |
| 4.4.3 双字宽执行模式 |
| 4.5 可重构密码处理模块的算法映射与实验验证 |
| 第五章 VPN网关实现与测试 |
| 5.1 网关实现 |
| 5.2 网关功能和性能的测试 |
| 5.2.1 测试内容及测试环境 |
| 5.2.2 测试流程及测试结论 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 作者简历 攻读硕士学位期间完成的主要工作 |
| 致谢 |
（8）基于流密码的可重构处理结构及其专用指令集研究（论文提纲范文）
| 0 引 言 |
| 1 基于流密码的可重构系统结构设计 |
| 2 基于流密码的可重构处理结构的指令集设计 |
| (1) 静态配置指令格式 |
| (2) 动态执行指令格式初始化指令 |
| (3) 控制指令格式 |
| 3 性能分析 |
| 4 总结语 |
（9）序列密码可重构处理系统结构及专用指令集研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景及课题来源 |
| 1.2 课题研究意义 |
| 1.3 课题研究内容 |
| 1.4 文章结构安排 |
| 第二章 可重构计算综述 |
| 2.1 可重构计算概述 |
| 2.2 可重构计算系统的研究现状 |
| 2.2.1 可重构计算概述 |
| 2.2.2 通用结构的可重构计算系统 |
| 2.2.3 可重构计算系统结构设计的关键问题 |
| 2.3 可重构计算系统指令集设计方法分析 |
| 2.3.1 扩展指令集 |
| 2.3.2 设计专用指令集 |
| 2.4 密码算法可重构处理的意义 |
| 2.5 本章小结 |
| 第三章 序列密码算法可重构处理系统设计 |
| 3.1 序列密码算法概述 |
| 3.2 序列密码算法的分类 |
| 3.2.1 基于系统论方法生成的序列密码 |
| 3.2.2 基于信息论方法生成的序列密码 |
| 3.2.3 基于复杂性理论生成的序列密码 |
| 3.2.4 基于随机化方法生成的序列密码 |
| 3.3 序列密码可重构处理系统设计 |
| 3.3.1 序列密码算法可重构设计分析 |
| 3.3.2 序列密码可重构处理系统的总体结构 |
| 3.3.3 有限域 GF(2)上基于 FSR+NLF结构的序列密码可重构处理结构设计 |
| 3.3.4 有限域 GF(2~w)上基于LFSR+NLF结构的序列密码可重构处理结构设计 |
| 3.4 本章小结 |
| 第四章 序列密码可重构处理系统指令集设计 |
| 4.1 序列密码可重构处理系统指令集的基本格式 |
| 4.2 第一类序列密码可重构处理单元的配置指令 |
| 4.2.1 可重构 FSR的配置指令 |
| 4.2.2 可重构布尔函数单元的配置指令 |
| 4.2.3 第一类互连网络的配置指令 |
| 4.3 第一类序列密码可重构处理单元的初始化指令 |
| 4.4 第二类序列密码可重构处理单元的配置指令 |
| 4.4.1 可重构 LFSR的配置指令 |
| 4.4.2 可重构 S盒的配置指令 |
| 4.4.3 可重构模加/减单元的配置指令 |
| 4.4.4 可重构移位单元的配置指令 |
| 4.4.5 第二类互连网络的配置指令 |
| 4.5 第二类序列密码可重构处理单元的初始化指令 |
| 4.6 两类序列密码可重构处理单元的控制指令 |
| 4.7 本章小结 |
| 第五章 算法映射与指令集解析实现 |
| 5.1 序列密码可重构处理系统的工作流程 |
| 5.2 序列密码可重构处理系统上算法映射举例 |
| 5.2.1 Achterabhn算法在第一类序列密码可重构处理单元上的映射 |
| 5.2.2 SOBER-t32算法在第二类序列密码可重构处理单元上的映射 |
| 5.3 指令的解析实现 |
| 5.4 序列密码可重构处理系统的性能分析 |
| 5.4.1 系统的性能 |
| 5.4.2 指令集的灵活性及完备性 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 附录 |
| 附录A |
| 附录B |
| 附录C |
| 作者简历 攻读硕士学位期间完成的主要工作 |
| 致谢 |
（10）双域ECC协处理器体系结构研究与设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题的研究背景、意义 |
| 1.1.1 研究背景 |
| 1.1.2 研究内容 |
| 1.1.3 研究意义 |
| 1.2 论文的研究思路、结构与创新点 |
| 1.2.1 研究思路 |
| 1.2.2 论文结构 |
| 1.2.3 创新点 |
| 第二章 双域ECC协处理器设计综述 |
| 2.1 椭圆曲线密码体制的基本特征分析 |
| 2.1.1 椭圆曲线密码算法 |
| 2.1.2 椭圆曲线密码算法的相关参数 |
| 2.1.3 椭圆曲线密码处理的基本特征及研究方向 |
| 2.1.4 椭圆曲线密码体制 |
| 2.2 ECC实现概述 |
| 2.2.1 基于通用微处理器的ECC实现方式 |
| 2.2.2 固定参数 ECC密码芯片 |
| 2.2.3 参数可配置 ECC密码芯片 |
| 2.2.4 ECC密码协处理器 |
| 2.3 本章小结 |
| 第三章 ECC协处理器并行处理研究 |
| 3.1 概述 |
| 3.1.1 ECC运算层次 |
| 3.1.2 ECC并行处理 |
| 3.2 二进制域上点乘算法并行性研究 |
| 3.2.1 点加运算调度 |
| 3.2.2 倍点运算调度 |
| 3.2.3 坐标变换调度 |
| 3.3 素数域上点乘算法并行性研究 |
| 3.3.1 点加运算调度 |
| 3.3.2 倍点运算调度 |
| 3.4 椭圆曲线并行操作结构设计 |
| 3.4.1 并行微处理器体系结构 |
| 3.4.2 并行协处理器设计思路 |
| 3.5 本章小节 |
| 第四章 ECC密码协处理器指令系统设计 |
| 4.1 概述 |
| 4.1.1 指令设计 |
| 4.1.2 指令操作 |
| 4.2 模加/减指令 |
| 4.2.1 模加/减运算 |
| 4.2.2 模加/减指令设计 |
| 4.3 模乘指令 |
| 4.3.1 模乘运算 |
| 4.3.2 模乘指令设计 |
| 4.4 模逆指令 |
| 4.4.1 模逆运算 |
| 4.4.2 模逆指令设计 |
| 4.5 其它指令 |
| 4.6 指令操作并行性设计 |
| 4.6.1 并行指令 |
| 4.6.2 并行指令构成要素 |
| 4.6.3 并行指令结构 |
| 4.7 指令槽结构 |
| 4.7.1 R型指令 |
| 4.7.2 J型指令 |
| 4.8 本章小结 |
| 第五章 ECC密码协处理器组成结构研究 |
| 5.1 存储系统设计 |
| 5.1.1 协处理器数据存储特点 |
| 5.1.2 协处理器存储结构设计 |
| 5.2 功能单元设计 |
| 5.2.1 模加/减运算单元 |
| 5.2.2 模乘运算单元 |
| 5.2.3 模逆运算单元 |
| 5.3 协处理器组成结构设计与实现 |
| 5.3.1 协处理器组成结构设计 |
| 5.3.2 协处理器组成结构的实现 |
| 5.4 本章小节 |
| 第六章 椭圆曲线密码算法实现及性能分析 |
| 6.1 二进制域下群运算实现及比较 |
| 6.1.1 二进制域下点加倍点运算 |
| 6.1.2 二进制域下点乘运算 |
| 6.2 素数域下群运算实现及比较 |
| 6.2.1 素数域下倍点运算的实现 |
| 6.2.2 素数域下其他群运算 |
| 6.3 小结 |
| 第七章 总结与展望 |
| 7.1 总结 |
| 7.2 展望 |
| 参考文献 |
| 作者简历 攻读硕士学位期间完成的主要工作 |
| 致谢 |
四、可重构密码协处理器指令系统的设计方法（论文参考文献）
- [1]分组密码专用描述语言及编译技术研究[D]. 李盛. 战略支援部队信息工程大学, 2020(03)
- [2]可重构分组密码协处理器二维指令架构[J]. 戴乐育,杨天池,郭松,王家琰. 计算机工程与设计, 2018(04)
- [3]可重构分组密码协处理器二维指令系统研究与设计[D]. 戴乐育. 解放军信息工程大学, 2015(07)
- [4]基于SoC的密码服务安全建模及其关键技术研究[D]. 杨先文. 解放军信息工程大学, 2012(06)
- [5]密码嵌入式微处理器设计与实现研究[D]. 陈海民. 解放军信息工程大学, 2011(07)
- [6]ECC协处理器专用指令与可重构单元设计技术研究[D]. 张军. 解放军信息工程大学, 2010(02)
- [7]基于可重构密码处理的IPSec VPN网关研究与设计[D]. 褚有睿. 解放军信息工程大学, 2010(02)
- [8]基于流密码的可重构处理结构及其专用指令集研究[J]. 刘婷婷,欧阳旦,王志远,汤光明. 计算机应用与软件, 2010(01)
- [9]序列密码可重构处理系统结构及专用指令集研究[D]. 刘婷婷. 解放军信息工程大学, 2009(07)
- [10]双域ECC协处理器体系结构研究与设计[D]. 蔡亮. 解放军信息工程大学, 2008(07)