一、使用DSP增加型RISC内核实现单处理器VoIP设计——降低成本、节约功耗（论文文献综述）
张硕[1]（2020）在《基于FPGA的多路CNN并行计算体系结构研究》文中指出卷积神经网络（Convolutional Neural Network,CNN）是人工神经网络的一个重要分支,是近几年随着深度学习概念的提出,才开始广受关注的一种机器学习方法,是一种以卷积运算为核心的神经网络。不同于传统的基于预定义规则的特征提取方法,CNN可以直接从大规模输入图像中“学习”不同特定目标的特征,而不需人工干预,现已广泛应用于目标检测、模式识别、机器视觉、以及大数据视频处理等领域。随着物联网和嵌入式技术的日渐成熟,让终端具有智能的数据判断能力,和智能化的数据采集和实时决策能力,已成为一种趋势,即,智能边缘计算。智能边缘计算中的核心问题就是将智能处理功能迁移到终端。而基于神经网络的机器学习技术,正是使嵌入式设备具有数据识别和智能处理能力的方法。然而,神经网络更高的计算复杂度和计算参数规模将给嵌入式设备带来新的挑战。而现场可编程逻辑门阵列（Field Programmable Gate Array,FPGA）,具有高密度并行计算能力和低功耗的特点,正好适合于嵌入式设备对于新型智能化的应用需求,以及在功耗、体积和成本方面的需求,也正是当下深度神经网络计算和优化的主要实验平台。然而,现有的优化研究主要是针对单路CNN模型的优化。而未来,在FPGA集成度不断增大,CNN网络模型不断优化的前提下,在一个FPGA系统中实现多路CNN模型的并行运算,可能会是一种趋势。面向未来嵌入式领域多路CNN模型的并行计算需求,本文深入研究FPGA内部资源的并行计算能力,从最基础的二进制乘法理论为研究的着手点,以多项式代数乘法为分析方法,对FPGA最低层的DSP（Digital Signal Processor）乘法器资源、逻辑资源和存储资源进行并行优化研究。然后结合CNN的计算和数据存储特征展开基于FPGA的多路CNN的并行计算方法研究。最终提出一种高性能、低功耗的多路CNN并行系统设计和实现方法。具体内容如下:（1）针对单个DSP乘法器在低精度乘法计算中的低吞吐量问题,提出了一种基于单个DSP的多路乘法并行计算方法,有效的提高了单DSP乘法器整数或半精度浮点数的乘法计算的吞吐量。该方法以二进制乘法、多项式代数乘法理论为依据,主要是利用DSP乘法器的输入位宽不均匀特性,采用在高位输入中预留空精度位的方法,实现单时钟周期多路乘法的并行计算,包括低精度整数和半精度浮点数的并行计算。针对并行乘法计算过程中部分积求和产生的溢出位问题,提出了一种基于集合理论的求解方法。而后,基于此求解方法,提出了一种面向单个DSP乘法器的多路乘法并行参数搜索算法和并行参数优化模型,实现了对不同乘法有效位的最优并行参数搜索,并验证了该算法和优化模型的有效性。（2）针对现有CNN模型参数量化方法计算误差高,识别精度明显降低的问题,提出了一种双路CNN网络并行计算结构,该结构通过设计一种高效的浮点参数量化方法,支持在单个算法IP中的双路CNN模型的并行计算,通过双路模型的对比识别,可以明显提高FPGA中CNN模型的识别准确率。该量化方法还能够提高系统的计算性能,同时降低系统的资源使用。不同于其它优化方法,本文针对多路CNN的并行计算,以16位半精度浮点数为原型,采用8位精度量化的尾数有效位,支持在单个DSP乘法器上的双路CNN网络参数的并行计算。此外,又提出了一种基于指数分段的半精度浮点数规格化方法,实现同定点数之间的快速格式转换,使模型支持以标准半精度浮点数进行参数训练和输入,不需要额外的数据格式转换操作。采用以上量化方法的CNN模型几乎具有同原浮点模型相同的识别准确度。再有,因为在一个算法IP中同时支持双路不同CNN模型的对比识别,该方法还能够实现比单路原浮点CNN模型更高的识别准确度。（3）针对多路CNN系统DDR参数访问带宽的限制问题,提出了一种多路CNN算法IP的数据共享策略,该策略通过设计一种基于通道广播的参数共享方法,有效的提高了多路CNN算法IP的数据传输效率。该数据共享策略面向DDR存储系统和多路相同CNN算法IP之间的数据搬运,其中,CNN算法IP的网络参数一样。在这种情况下,本文创新性的提出一种基于通道广播的数据共享策略,通过设计并实现一种可配置多路复用DMA IP,利用FPGA中的逻辑资源,将单路DMA数据广播到多路CNN算法IP中,缓解DDR数据访问带宽的瓶颈问题,有效的提高了多路CNN并行系统的数据传输效率。（4）基于以上三个研究内容,提出了一种多路CNN算法IP的并行系统设计框架。主要解决了双并行CNN模型的训练,参数精度量化和并行计算,IP封装和系统集成,以及软件驱动和应用接口等,FPGA软硬系统设计和集成方法的问题。实验表明,本文提出的多路CNN算法IP的并行计算方法,比传统的独享DMA方式,具有更低的系统资源使用率和功耗,同时基于通道广播的参数共享方法可以明显提高多路CNN系统的数据传输效率和系统识别性能。以上研究工作包括多路CNN的并行计算,参数量化和数据共享策略,涵盖了FPGA底层计算资源到多路CNN算法IP整个系统的优化设计和集成方法,希望能够为未来基于FPGA的多路CNN并行优化方法的研究提供支撑和参考。
李意弦[2]（2020）在《基于C66x的HEVC视频编码优化技术研究》文中研究表明随着视频技术的发展与应用,人们对视频图像的质量与分辨率的要求越来越高,但是主流视频编码如H.264等的压缩性能难以满足人们的需求。高效视频编码HEVC（High Efficient Video Coding）是由ITU-T VCEG继H.264之后制定的新一带编码标准,HEVC继承了H.264的编码框架,增加了多项新技术。在相同图像质量条件下,HEVC码流大小仅为H.264的一半。但是HEVC在新技术引入的同时,算法复杂度急剧增长,编码效率难以满足实际工程应用。嵌入式DSP芯片作为专门的数字信号处理芯片,其在数字信号处理方面具有强大的优势。本文主要研究基于TI公司的高性能多核C66x-DSP开展HEVC视频编码优化工作,以提升HEVC编码算法在DSP平台上的实时性。本文的研究工作主要包括四个方面:基于C66x的HEVC单核编码系统搭建、HEVC算法优化、多核并行实现与DSP平台优化技术应用。（1）搭建基于SYS/BIOS实时操作系统的多核应用工程,将HEVC开源工程homer-HEVC移植到DSP平台。PC端的算法工程在DSP开发环境中存在兼容性问题,因此需要对不兼容部分进行调整或替换。（2）深入研究了HEVC中的核心技术,从算法层面对现有编码模型进行加速和优化,降低编码算法复杂度。HEVC编码器为了寻找最佳编码尺寸,使用了大量的迭代与递归以确保编码后的代价最低。此类编码模式虽能得到最佳的编码性能,但也牺牲了大量的编码效率。大量研究证明,视频中的时域以及空域相邻区域存在着强烈的相关性,并具有类似的编码行为。因此可利用此类相似性对HEVC算法进行改进,减少不必要的迭代和递归,在编码性能损失极少的条件下提升编码效率。（3）研究DSP平台下的HEVC算法多核并行。TI公司的TMS320C6678具有八个CPU内核,其中一个内核用于管理系统,其他核用于并行编码。为了实现并行,需要保证DSP处理的数据不存在依赖关系,为此修改了HEVC算法框架以实现并行处理。（4）通过DSP平台下的高效优化技术对HEVC算法进行优化,进一步提升编码效率。系统级优化能够使数据靠近CPU,降低数据访问时间消耗;模块级优化能够提高指令执行的软件流水,在单个周期内执行更多的指令。本文的面向C66x-DSP平台HEVC视频编码系统,通过多种优化技术,其编码效率显着提升,优化后的编码效率相较于未优化系统普遍提升了数十倍,实现了对标清视频的实时编码。
杨超[3]（2019）在《面向深度学习算法的DSP关键技术研究》文中进行了进一步梳理随着大数据和硬件计算资源的发展,人工智能当前进入了深度学习时代,深度学习时代具有两个最为显着的特点:一是计算量大,二是在多个应用领域效果远超传统方法。传统的人工智能方法虽然计算量相对较少,但是其性能遇到了天花板,很难进一步提高,而目前来看深度学习只要数据量足够,通过合理的网络设计以及足够的计算其在性能上往往都具有非常高的潜力。为了获得足够的深度学习计算加速,当前展开了各种硬件竞赛,比如GPU上针对深度学习库的迭代优化、集成越来越多计算资源的深度学习专用ASIC硬件、更加灵活的基于FPGA的专用硬件加速。而X-DSP是一款可编程的面向科学计算的国产高性能DSP,之前在X-DSP上开发的程序多数属于GEMM、FFT等算法。为了进一步拓展国产X-DSP的应用领域以及对国产X-DSP的体系结构进行改进,本文针对深度学习算法的特点并结合X-DSP的体系结构特征,系统的研究了在X-DSP上实现深度学习的方法;并且基于X-DSP的体系结构特点,研究了不采用复杂的数据流方式而将向量计算单元转为阵列计算单元实现深度学习算法的可能性,为未来的的国产DSP计算单元结构进行预先研究。本文在整个研究过程中,始终注重通用、高效、算法和硬件体系结构紧密结合的原则,尽可能的充分利用硬件中的计算、传输、存储资源。本文的主要工作和创新点有:1.基于国产X-DSP处理器的体系结构,对深度学习算法中最重要的卷积层进行向量化映射,将卷积运算转化成为向量乘法运算,这种方法和通用可编程GPU中将卷积运算转化成为矩阵乘法运算是不同的映射方法。在整个计算过程中,国产X-DSP中的向量部件单元、标量部件单元均得到了充分的利用,实验结果表明,多个规模的卷积在X-DSP多核上的计算资源利用率在65%左右。2.本文同样对深度学习算法中的其他层进行了研究,提出了合适的映射方法。本文将相对比较复杂的归一化层通过数据维度转换以及矩阵转换等操作变换成为适合国产X-DSP直接处理的向量形式,可以利用向量部件单元直接通过向量的形式进行归一化操作;本文同时对深度学习算法中的全连接层进行了研究,全连接层中的运算实际都是GEMM运算,通过对大规模的矩阵进行分割本文合理的实现了大规模GEMM在国产X-DSP上的映射。本文也对深度学习算法中其他的层进行了合理的映射研究。实验结果表明,多个规模的全连接层在X-DSP多核上的计算资源利用率在17%左右,归一化层在多核X-DSP上的计算资源利用率在1.3%左右,但是二者均达到了理想计算资源利用率的70%左右。本文同样对这两种类型的层在多核X-DSP的实现瓶颈进行了分析,为下一代国产DSP积累了经验。3.本文针对基于国产X-DSP处理器的卷积层映射提出了分割经验公式。由于卷积层运算中总的乘加次数是固定的,因此经验公式重点对数据传输和约束条件进行分析,对单/多输入特征图的卷积层在国产X-DSP处理器单/多核的划分提供了分割依据。经过经验公式划分后的卷积块在多核X-DSP上的实现具有最少的芯片内外数据传输量。4.本文基于X-DSP的体系结构,将其中的向量计算单元组合成为阵列计算单元,并对基于阵列计算单元的深度学习算法中层的映射进行了研究,对阵列计算单元结构的研究为未来国产DSP的预先研究打下了基础;并且为了进一步的提高阵列计算单元的运算能力,本文开发了基于Winograd加速算法6×6的块分割下的不损失计算精度的计算方法,同时提出了单次广播多次运算的方法以降低计算过程中的数据访问存储次数。仿真结果表明,在理想带宽的情况下,本文的阵列计算单元针对卷积层和全连接层的计算资源利用率可以达到90%左右。
方元[4]（2019）在《高灵敏度射频EAS检测技术研究》文中研究表明在市场经济繁荣发展的今天,为方便顾客购物几乎所有商场超市都采用开放式的购物环境。但这种购物方式在促进消费、方便消费者选购商品的同时也给商场经营者带来商品防盗难题。于是电子商品防盗系统被应用到超市商场以解决日益严重的商品失窃问题以降低损失。自从上世纪60年代电子商品防盗系统在美国诞生以来,对该系统的研究一直都没有停止并逐渐成为安防行业重点研究领域之一。目前国内常见EAS系统采用发射机与接收机分离的硬件设计模式,该方式存在检测覆盖区域小、使用成本高等缺点;系统软件设计采用前后台设计模式,这种方式存在主控芯片利用率不高、检测实时性低等缺陷。本文主要对射频EAS检测技术展开研究,以TMS320F28335为主控芯片设计一款收发一体式射频EAS检测系统,该系统在工作时会在天线两侧空间形成对称电磁场使检测区域增加一倍,有效减少系统盲区提高检测性能;在本文系统中实现对嵌入式实时操作系统DSP/BIOS裁剪移植,根据任务线程优先级实现线程动态调度,大大提高EAS系统工作效率;系统扫频信号中心频率为8.2MHz,扫频带宽为0.5MHz,扫频间隔为6.25KHz具有较高精度;接收天线所接收电子标签信号首先通过滤波器滤除带外噪声,经过解调器下变频为低频信号送入A/D进行采样得到数字信号,最后对数字信号进行算法处理判断;为保证系统性能设计实现符合电子标签信号特性的硬件滤波器以抑制外界噪声的干扰;在标签识别算法中在采用软件均值滤波、信号强度统计分析、基于快速傅里叶变换的频谱分析等多特征联合判断,并在最终判决时采用多阈值联合判决法对标签是否入侵进行判决,进一步提高判决可靠性。最后完成所设计系统的硬件样机制作和测试平台搭建,并进行多场景性能测试。测试结果表明本系统能够实现对电子硬标签单侧124140cm,双侧248280cm的检测距离;对电子软标签实现单侧8896cm,双侧176192cm的检测距离。系统能够实现连续稳定运行,具有良好抗干扰性能,漏报率低于5%。
杜潇剑[5]（2019）在《基于多核DSP的弹载雷达信号处理研究》文中进行了进一步梳理在未来战争中,复杂的战场环境要求弹载雷达具有良好的目标探测、抗干扰和实时处理性能,而这些均需要强大的数据处理能力作为支撑。得益于强大的计算性能和成熟的开发生态,多核DSP已经被广泛应用于各种弹载雷达系统。脉冲多普勒雷达（Pulse Doppler RADAR,PD RADAR）使用全相参体制,具有良好的速度检测能力以及非常优秀的抗地/海杂波性能。本文主要研究基于多核DSP TMS320C6678的弹载PD雷达并行信号处理以及实时处理性能优化。本文首先分析弹载平台特点,然后介绍PD雷达的工作原理,细致分析了雷达信号处理流程,对PD雷达信号处理的各个步骤进行阐述。其次,根据设计的弹载雷达信号处理样机,联合多核DSP的软硬件资源,包括片上互联结构、存储器架构、多核同步方法和内核操作系统等,又根据不同算法步骤的任务特性,确定并行任务模型,完成算法在多核DSP的软件映射,确定完整的基于多核DSP的PD雷达信号处理工程化开发方案。然后,利用性能探查工具“profile”深入考察现有信号处理程序的实时性能,确认其性能瓶颈,分别从算法流程、代码实现与编译器、存储器结构三个方面对其进行优化改善,另外结合EDMA传输特性对矩阵转置操作进行专门优化,并利用混合编程方式改造部分函数,最终大幅提高信号处理程序的实时性。接着,针对基于硬件信号量的多核同步方式工作不稳定的问题,进一步提出基于MessageQ方式构建稳定的多核同步框架,并以此为基础重构PD雷达信号处理程序。最后,设计仿真雷达回波场景,对弹载PD雷达信号处理机进行单机功能性仿真测试和雷达半实物模拟系统实验,验证PD雷达多核DSP并行处理程序的正确性和实时性。
罗殊彦[6]（2018）在《嵌入式系统智能控制能力度量与评价模型研究》文中研究说明机载计算机是飞机中最核心的部件,具有高可靠、高安全、高性能等特点。航空计算技术不断发展,对新一代机载计算机提出了更高的要求。美国率先研发了最新一代的机载计算机,提出了综合核心处理机（Integrated Core Processor,简称ICP）的概念,并成功将其应用于F-35等重要机型。ICP的出现标志着机载计算机正从过去的分立式、混合式、联合式结构向高度智能化、综合化、模块化方向发展。ICP采用了分区操作系统、异构多核处理、多类总线混合通信等多种新技术,使得传统的性能评价指标和能力度量方法无法满足当前系统评价要求,该发展趋势对系统性能评价方法、能力度量模型的研究提出了新的挑战。针对上述问题,本文在深入分析当前机载计算机及ICP特性的基础上,提出了一套多维度的嵌入式系统性能综合评价方法。该方法以嵌入式系统的智能控制能力评价作为重点,分析了影响其性能的各级指标,并提出了相应的评价方法和度量模型。本文主要研究内容及创新点如下:1)提出了一种基于灰色理论的五维度嵌入式系统性能综合评价方法。该方法从嵌入式系统的智能控制、网络互联、综合计算、安全防护和能耗控制五个方面考虑,采用多维、多级的方式评价系统性能,并通过雷达图展示评价结果,便于用户更好地对系统进行选型和优化。通过灰关联分析,解决了由于指标间关联度高,导致评价结果不精确的问题。此外,针对嵌入式系统智能控制能力评价,提出了一种基于离差智商的性能评价方法,以及基于相对能力曲线的性能评价模型,解决了对智能控制能力度量过程中,因指标得分上限不一致,导致评价结果难以统一度量的问题,并通过案例阐明了所提出评价方法的可行性与有效性。2)提出了一种基于GCM因子的异构多核处理单元间的动态通信策略,及其自适应能力评价方法。传统的异构多核处理单元的核间多采用静态通信策略,针对系统运行环境多变、资源有限、通信性能不稳定的问题,本文提出一种基于系统内存约束和时间约束的异构多核间动态通信策略模型,并引入通信粒度、通信缓存和消息传输机制影响因子（简称GCM因子）,研究其对系统核间通信不同阶段的性能影响,以评价系统核间通信自适应能力。实验结果表明:相比不同参数配置下的静态通信策略,动态通信策略通过选择合理的GCM因子,优化了核间通信的传输效率,能使通信任务执行时间缩短5%-30%,动态通信策略具有较好的自适应性和平稳性。同时,所提出的系统核间通信策略自适应能力评价方法,能准确给出不同策略下的自适应性得分,使评价结果具有较高的综合性和适应性。3)设计并实现了一种动态周期执行时间（简称DCET）的分区任务调度算法,并提出相应的任务调度自寻优能力评价方法。在ARINC 653标准的约束下,针对分区任务调度的固定周期时间窗口,易导致空闲时间片剩余过多的问题,在确保任务优先级不出现反转的情况下,采用剩余时间片管理机制,计算每个分区在执行完本周期任务后的剩余时间片,实时动态规划该分区中任务执行顺序,提高处理器的利用率。通过对DCET算法的可调度性和实时性进行分析,提炼出构建系统任务调度自寻优能力的评价方法。实验结果表明:相比传统APS及其改进算法,DCET算法在平均任务切换时间上减少了0.015μm（约0.4%）,平均任务执行时间上减少了2.585ms（约9.14%）。该评价方法的提出,能有效评价不同任务调度算法的自寻优能力。4)提出了一种基于Roofline模型的嵌入式系统能耗自调节机制,及相应的自调节能力评价方法。针对目前能耗控制技术种类繁多,且不同技术达到的节能效果无法统一度量的问题,提出了一种能耗自调节能力评价体系,涵盖平均节能率、性能损失率、能耗性能比、节能强度等关键指标,通过性能、能耗、节能强度绘制Roofline模型图,结合模型中的“屋顶线”、“脊点”等要素,衡量出不同能耗控制策略之间的关系。实验结果表明:DPM+DVS策略在单位能耗下所提供的计算能力更高,比不用节能策略降低了2.37%,比单一的DPM和DVS策略分别降低了3.8%和2.5%,且DVS策略在节能效果中占主要因素。该评价方法的提出,有效地将不同策略下的系统能耗与性能之间的关系进行量化分析,评价结果能正确地反映出系统能耗的自调节能力。
高如正[7]（2017）在《嵌入式融合通信语音网关设计与实现》文中研究指明随着信息化的发展,语音通信的核心骨干网络已经逐步实现光纤化,语音和数据的融合已经在局端实现。通过在用户端部署融合通信语音网关可以把用户端的固话网络统一到宽带网络中。本论文通过对IMS组网解决方案进行分析,结合语音通信IP化的实际需求,研制了一款嵌入式融合固话网络IP网络的语音网关。本文首先讨论了固话网络融合到IP网的意义和前景,并针对国内和国际上语音网关的发展现状进行了对比分析,提出一种更适合部署的中等规模语音网关的技术要求和技术规格,这种网关需要在同等的体积下,集成更多的POTS接口。本文在对现有语音网关接口数量和功能分析基础上,设计一款1U尺寸机箱集成96个POTS接口、适合中型企业部署和使用的融合通信语音网关。这种网关无需专用的机房机柜,采用交流电供电,支持SIP通信协议,POTS接口兼容市面上普通的模拟话机,同时支持级联扩展,最多支持5台设备级联。其次,对语音网关做技术调研基础上,通过分析设计需求的关键指标和性能,对比目前主流的芯片设计方案,采用最适合的主控芯片以及外围接口芯片来实现整个设备的硬件设计,并重点对主控模块、存储模块、网络交换模块、语音接口模块和电源模块等硬件组成模块进行了详细的设计和实现。软件架构上充分考虑语音网关高并发、高实时性的要求,选用精简的VxWorks嵌入式操作系统,并使用高效的软件框架,充分发挥整个方案的性能优势。并针对软件中的MSP媒体处理模块、CM管理模块、通话流程媒体管理模块、呼叫控制模块、级联扩展管理模块、FXS接口标准化以及用户线路电源动态调整等模块进行了详细的设计和实现。最后,根据实际企业需求,制作出可以供试用的设备样机,并完成对硬件模块和软件模块的调试。通过对硬件关键信号的测试确保语音网关在各种外部环境情况下的稳定运行。还进行了 POTS端口的话路特性测试,整机的电磁兼容性测试,高温环境下的温升测试,以及整机的呼叫性能测试。最终满足了设计需求中对语音网关高并发、高性能的要求,POTS接口的兼容性完全匹配企业内部原有的普通模拟话机。
卢保磊[8]（2016）在《基于多核DSP的图像匹配系统设计与实现》文中指出人类社会不断进步,科学技术日新月异,人们对信息的处理、传输、交流的要求也随之提高。随着图像匹配技术在精度与速度上的提高,其在日常生活中的应用进一步扩大。在此背景下,研究图像匹配及其系统实现变得意义非凡。多核DSP技术的发展使得处理器的运算性能进一步提高,也为算法的并行化实现提供了可靠平台。论文以多核DSP TMS320C6678的图像处理平台的硬件设计为核心,对多核DSP硬件的各个组成部分以及实现图像匹配的关键技术进行研究分析。首先,介绍了图像匹配技术多核化的研究背景以及国内外发展现状;其次,对于图像匹配技术的基础知识进行了简要介绍,包括图像匹配技术的方法分类、图像匹配算法实现的一般流程以及几种经典的基于灰度的图像匹配算法,重点对于图像处理系统基本设计原理进行了论述;接着,对图像处理系统的设计需求进行了分析,介绍了实验平台所处理的改进的归一化图像匹配算法,重点对平台的功能需求、架构选型、性能要求、输入输出带宽要求等进行了论述;然后,详细阐述了图像匹配平台的具体设计细节,涉及了主要芯片的选型、FPGA硬件电路的设计、多核DSP硬件电路设计、FPGA软件电路设计、DSP软件电路设计等,并且给出了本次设计的整体结构图以及实验运行结果图。最后,对论文所完成的主要工作进行了总结,对课题需要完善的地放进行了反思,并且对以后继续研究的方向进行了展望。
葛秀梅[9]（2014）在《基于网络的保密通话系统设计与实现》文中研究表明随着Internet的普及及其传输速率的提升，网络传输语音已成为可能，但Internet的开放性对语音通信的安全提出了更高的挑战。语音信号具有数据量大、能量分布不均匀、冗余性高的特点，而混沌系统根据少量参数就可以产生满足密码学基本特性的混沌序列，且混沌序列具有短期内可预测但长期不可预测的特点，因此混沌序列非常适合作为语音信号的加密密钥。虽然近年研究发现基于混沌流同步加密的方法存在安全方面的问题，但把混沌序列作为密钥，利用其他加密算法对语音进行加密可有效避免混沌流密钥带来的失密危险。本文为提高VoIP的安全性，以TI的DSP5509A芯片为核心，设计并实现了一种基于混沌密钥的语音加解密系统。在语音通信过程中采用动态根密钥技术，通过Henon映射、改进的Logistic映射和非线性置换相结合的方法生成混沌加密密钥，采用IDEA算法对语音数据进行加密，接收方根据动态根密钥生成IDEA解密密钥并对密文进行解密。本文分别从系统的总体方案设计、加密算法的研究与分析、软硬件设计等方面对保密通话系统进行了详细的介绍。在硬件设计方面，主要包括DSP处理器及其外围设备、JTAG接口、语音处理模块、数据存储模块、网络通信模块和程序的上电自举模块的硬件设计。在软件设计方面，主要包括VC5509A的初始化、语音通信的初始化、密钥初始化、加解密算法和Flash自举引导的软件设计。同时，为提高系统运行的可靠性和稳定性，在系统的硬件设计部分进行了抗干扰设计。经过对系统的软硬件联调，本文所研制的保密通话系统达到了预期效果。整个系统运行稳定，能够满足语音通信的实时性要求，达到了对语音数据进行加解密的效果。另外，对系统的目标板进行了可扩展设计，具有一定的实用价值和应用前景。最后，对整个保密通话系统的设计过程和测试结果进行了总结，并对课题后续的工作进行了展望。
赵付轩[10]（2013）在《达芬奇环境下异构双核处理器多媒体信息处理系统设计与实现》文中研究指明随着嵌入式技术的不断发展以及无线快速数据通信需求的逐步增长,音视频等多媒体应用的发展也越来越受到人们的重视。人们迫切需要一种费用低廉且高质量的音视频实时通信产品,因此,音视频多媒体的开发具有广阔的发展空间。嵌入式处理器结构的不断发展和改进也为多媒体应用的开发提供了硬件基础。其中比较典型的有TI公司基于ARM+DSP异构双核架构的DM3730处理器,它是专门针对嵌入式系统设计的开放多媒体应用处理器,足以满足现阶段的多媒体通信的需要。而在操作系统方面,采用微内核架构的QNX实时操作系统在嵌入式系统终端领域逐步发展,以其实时性、安全性和可靠性等特点在通信领域占据一席之地。VoIP技术由于其经济、灵活、功能丰富等优点越来越广泛地应用,而其与无线技术结合产生的无线VoIP通信技术是其最重要的发展趋势之一。经过对现有的无线VoIP通信领域相关技术的研究,本文针对实际情况开展了基于ARM+DSP异构双核平台下的音视频实时通信系统的研究与设计。在本系统设计中,采用了模块化的设计思想,完成了达芬奇子系统软件模块、SIP信令控制模块和无线网络传输模块等主要部分组成。该系统可以极大地提高消费者对于嵌入式音视频实时通信的体验。本论文通过深入分析ARM+DSP异构双核处理器架构及其软件开发模式,并结合VoIP音视频多媒体通信技术进行系统设计。系统首先完成了整个系统的方案论证,确定各个部分的技术要点,然后根据ARM+DSP异构双核处理器的硬件特点,选定达芬奇软件框架进行异构双核系统应用程序的开发。依据达芬奇软件框架设计的原则和规范,实现了从底层语音和视频算法库的xDM标准封装到上层音视频实时通信应用程序的开发。将采用微内核架构的QNX嵌入式实时操作系统作为ARM核上的操作系统,通过跨平台的QT界面设计软件完成嵌入式终端操作界面的设计,实现了系统通信的控制和音视频播放,人机交互界面简洁友好。最后,搭建了OpenSIPS服务器并完成了终端上的SIP和RTP协议功能。通过对各个模块的功能和性能进行测试,结果显示整个系统运行良好,达到了当初论文设计的初衷,最终可以通过本系统进行音视频通信。
二、使用DSP增加型RISC内核实现单处理器VoIP设计——降低成本、节约功耗（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、使用DSP增加型RISC内核实现单处理器VoIP设计——降低成本、节约功耗（论文提纲范文）
（1）基于FPGA的多路CNN并行计算体系结构研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 卷积神经网络的发展 |
| 1.2 基于FPGA的卷积神经网络优化 |
| 1.2.1 基于FPGA的卷积神经网络的优化方法 |
| 1.2.2 基于FPGA的多路卷积神经网络优势 |
| 1.3 论文研究主要研究内容和创新性工作 |
| 1.4 论文组织结构 |
| 第2章 多路CNN并行系统体系结构 |
| 2.0 引言 |
| 2.1 多路CNN并行计算需求 |
| 2.2 FPGA资源并行优化分析 |
| 2.2.1 计算资源并行优化分析 |
| 2.2.2 数据存储资源辅助并行优化分析 |
| 2.3 基于HLS的FPGA算法优化方法 |
| 2.3.1 计算性能优化 |
| 2.3.2 数据存储优化 |
| 2.3.3 算法IP接口设计 |
| 2.3.4 数据传输方法优化 |
| 2.4 基于FPGA的多路CNN并行计算体系结构 |
| 2.5 本章小结 |
| 第3章 DSP乘法器精度预留并行计算模型 |
| 3.1 引言 |
| 3.2 精度预留并行乘法理论分析 |
| 3.3 精度预留并行DSP乘法器参数搜索算法 |
| 3.4 精度预留并行DSP乘法器参数优化模型 |
| 3.5 基于精度预留并行DSP乘法器的计算方法 |
| 3.5.1 基于单DSP乘法器的低精度整数并行计算方法 |
| 3.5.2 基于单DSP乘法器浮点数并行计算方法 |
| 3.6 实验及分析 |
| 3.6.1 精度预留并行DSP乘法器参数搜索算法效率 |
| 3.6.2 基于精度预留并行DSP乘法器的低精度整数计算性能 |
| 3.6.3 基于精度预留并行DSP乘法器的浮点数计算性能 |
| 3.7 可配置精度预留并行DSP乘法器模型初探 |
| 3.8 本章小结 |
| 第4章 面向DSP并行乘法器的双融合并行CNN计算结构优化 |
| 4.1 引言 |
| 4.2 双融合并行CNN网络结构及计算模型 |
| 4.2.1 基本CNN网络结构 |
| 4.2.2 双融合并行CNN网络结构 |
| 4.3 双融合并行CNN网络数据存储策略 |
| 4.4 双融合并行CNN网络数据量化方法 |
| 4.5 双融合并行CNN算法IP设计 |
| 4.5.1 集中型双融合并行卷积层IP设计 |
| 4.5.2 统一数据格式转换池化层IP设计 |
| 4.5.3 分离型双融合并行全连接层IP设计 |
| 4.6 双融合并行CNNIP系统实验 |
| 4.6.1 CNN网络训练及量化精度分析 |
| 4.6.2 双融合并行CNNIP资源使用 |
| 4.6.3 双融合并行CNNIP计算性能分析 |
| 4.7 本章小结 |
| 第5章 基于通道广播的DMA数据共享技术 |
| 5.1 引言 |
| 5.2 多路复用DMA在多路CNN IP系统中的可行性分析 |
| 5.3 带有通道广播功能的多路复用DMA模型 |
| 5.4 带有通道广播功能的多路复用DMA设计和实现 |
| 5.4.1 通道可配置多路复用输入选择器 |
| 5.4.2 通道可识别输出缓存器 |
| 5.4.3 可配置轮训调度算法 |
| 5.5 实验及分析 |
| 5.5.1 多路复用DMA使用资源 |
| 5.5.2 多路复用DMA算法IP效率分析 |
| 5.5.3 多路复用DMA吞吐量 |
| 5.5.4 基于数据广播的多路复用DMA实验 |
| 5.6 本章小结 |
| 第6章 基于DMA通道广播的多路双融合并行CNN系统框架 |
| 6.1 引言 |
| 6.2 系统设计流程 |
| 6.3 CNN网络模型及精度量化 |
| 6.4 系统硬件结构 |
| 6.5 系统软件驱动 |
| 6.6 应用接口及调度策略 |
| 6.7 实验及分析 |
| 6.7.1 四通道两路广播双融合并行CNN系统实验 |
| 6.7.2 八通道四路广播双融合并行CNN系统实验 |
| 6.7.3 多路广播双融合并行CNN系统性能比较 |
| 6.8 本章小结 |
| 结论 |
| 参考文献 |
| 攻读博士学位期间所发表的学术论文 |
| 致谢 |
（2）基于C66x的HEVC视频编码优化技术研究（论文提纲范文）
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 课题的研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 视频编码标准的发展历程 |
| 1.2.2 HEVC研究现状 |
| 1.3 DSP平台的发展现状与趋势 |
| 1.4 论文主要内容及组织安排 |
| 2 基于C66x-DSP的视频编码系统设计 |
| 2.1 多核DSP平台 |
| 2.2 软件开发框架 |
| 2.2.1 软件开发套件MCSDK |
| 2.2.2 SYS/BIOS实时操作系统 |
| 2.3 以太网通信模块 |
| 2.3.1 千兆以太网硬件结构 |
| 2.3.2 以太网软件设计方案 |
| 2.4 HEVC视频编码技术 |
| 2.4.1 编码结构 |
| 2.4.2 预测编码 |
| 2.4.3 变换和量化 |
| 2.5 系统设计 |
| 2.6 本章小结 |
| 3 HEVC视频编码优化 |
| 3.1 预测编码优化概述 |
| 3.2 帧内编码优化 |
| 3.2.1 深度估计 |
| 3.2.2 模式筛选 |
| 3.2.3 帧内编码优化效果 |
| 3.3 帧间编码优化 |
| 3.3.1 基于模式信息的提前终止划分 |
| 3.3.2 模式选择优化 |
| 3.3.3 帧间编码优化效果 |
| 3.4 本章小结 |
| 4 多核DSP并行实现及平台优化 |
| 4.1 HEVC并行策略 |
| 4.2 核间通信 |
| 4.2.1 数据迁移 |
| 4.2.2 IPC核间通信 |
| 4.3 多核并行处理 |
| 4.3.1 并行处理模型 |
| 4.3.2 多核并行处理实现 |
| 4.4 DSP平台优化 |
| 4.4.1 优化概述 |
| 4.4.2 系统级优化 |
| 4.4.3 模块级优化 |
| 4.4.4 线性汇编优化 |
| 4.4.5 其他优化方法 |
| 4.5 本章小结 |
| 5 系统优化效果及分析 |
| 5.1 软硬件平台搭建 |
| 5.2 优化效果与分析 |
| 5.3 本章小结 |
| 6 总结与展望 |
| 6.1 全文总结 |
| 6.2 不足与展望 |
| 致谢 |
| 参考文献 |
| 攻读学位期间取得的研究成果 |
（3）面向深度学习算法的DSP关键技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 深度学习算法相关研究现状 |
| 1.2.1 深度学习算法的发展和研究现状 |
| 1.2.2 深度学习算法的加速平台现状 |
| 1.3 本文主要研究内容与工作 |
| 1.4 论文结构 |
| 第二章 当前深度学习加速研究 |
| 2.1 当前深度学习算法加速 |
| 2.1.1 采用FFT算法进行加速 |
| 2.1.2 采用Winograd算法进行加速 |
| 2.1.3 加速算法总结 |
| 2.2 深度学习算法在硬件平台上的加速 |
| 2.2.1 在GPU上的加速 |
| 2.2.2 在FPGA平台上的加速 |
| 2.2.3 在ASIC平台上的加速 |
| 2.2.4 在DSP平台上的加速 |
| 2.3 本章小结 |
| 第三章 深度学习算法在单核X-DSP上的加速研究 |
| 3.1 向量X-DSP单核结构介绍 |
| 3.2 深度学习算法在X-DSP单核结构上的映射研究 |
| 3.2.1 卷积层的映射研究 |
| 3.2.2 全连接层的映射研究 |
| 3.2.3 池化层的映射研究 |
| 3.2.4 归一化层的映射研究 |
| 3.2.5 其他常见层的映射研究 |
| 3.3 编程优化研究 |
| 3.4 实验与分析 |
| 3.5 本章小结 |
| 第四章 深度学习算法在X-DSP多核上的加速研究 |
| 4.1 向量X-DSP多核结构介绍 |
| 4.2 深度学习算法在向量X-DSP多核结构上的映射研究 |
| 4.2.1 多输入特征图深度学习算法介绍 |
| 4.2.2 卷积层在X-DSP多核上的映射 |
| 4.2.3 全连接层在X-DSP多核上的映射 |
| 4.2.4 其他层在X-DSP多核上的映射 |
| 4.2.5 虚拟存储技术 |
| 4.3 X-DSP多核向量处理器编程环境 |
| 4.4 实验与分析 |
| 4.5 本章小结 |
| 第五章 深度学习算法在阵列计算单元上的映射 |
| 5.1 面向深度学习算法的阵列计算单元结构设计 |
| 5.1.1 阵列计算单元体系结构设计 |
| 5.1.2 阵列计算单元与X-DSP体系结构之间的关系 |
| 5.1.3 阵列计算单元设计原则 |
| 5.1.4 阵列计算单元的粗粒度流水和并行化设计 |
| 5.1.5 阵列计算单元中的其他相关设计 |
| 5.2 卷积层在乘法器阵列的映射研究 |
| 5.2.1 卷积层并行性分析 |
| 5.2.2 卷积层往乘法器阵列的映射 |
| 5.2.3 卷积层在阵列计算单元上的分块 |
| 5.3 全连接层在阵列计算单元上的映射研究 |
| 5.3.1 全连接层在阵列计算单元上的基本映射 |
| 5.3.2 全连接层在阵列计算单元上的分块 |
| 5.4 实验与分析 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 工作总结 |
| 6.2 未来研究方向 |
| 致谢 |
| 参考文献 |
| 作者在学期间取得的学术成果 |
| 作者在学期间参与的主要科研项目 |
（4）高灵敏度射频EAS检测技术研究（论文提纲范文）
| 引言 |
| 1 绪论 |
| 1.1 论文选题背景 |
| 1.2 课题研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 论文结构安排 |
| 2 射频EAS系统检测技术阐述 |
| 2.1 射频EAS系统 |
| 2.1.1 射频EAS系统工作流程与工作原理 |
| 2.1.2 系统组成 |
| 2.2 系统主机模块设计 |
| 2.2.1 系统主机设计实现 |
| 2.2.2 电源模块 |
| 2.2.3 系统时钟模块 |
| 2.2.4 系统发射模块 |
| 2.2.5 系统接收模块 |
| 2.3 系统天线设计实现 |
| 2.4 系统声光报警模块设计 |
| 2.5 本章小结 |
| 3 嵌入式实时操作系统DSP/BIOS裁剪移植 |
| 3.1 嵌入式实时操作系统DSP/BIOS功能介绍 |
| 3.2 DSP/BIOS基础模块 |
| 3.3 DSP/BIOS系统调试工具 |
| 3.3.1 内核/模块监测窗口 |
| 3.3.2 程序模块执行状态图 |
| 3.3.3 信息显示窗口 |
| 3.4 实时操作系统DSP/BIOS裁剪移植 |
| 3.5 本章小结 |
| 4 系统软件设计和实现 |
| 4.1 系统工作过程分析 |
| 4.1.1 天线发射工作时序 |
| 4.1.2 天线接收时序 |
| 4.1.3 系统扫频时序 |
| 4.2 系统干扰分析 |
| 4.2.1 常见噪声干扰 |
| 4.2.2 系统降噪处理 |
| 4.3 电子标签识别算法设计与实现 |
| 4.3.1 标签信号特征分析 |
| 4.3.2 标签识别算法实现 |
| 4.3.3 快速傅里叶变换的DSP实现 |
| 4.3.4 多阈值联合判决 |
| 4.4 本章小结 |
| 5 系统性能测试以及结果分析 |
| 5.1 测试平台搭建 |
| 5.2 系统性能测试 |
| 5.2.1 室内环境性能测试 |
| 5.2.2 室外环境性能测试 |
| 5.3 测试数据分析 |
| 5.4 本章小结 |
| 6 结论以及展望 |
| 6.1 工作总结 |
| 6.2 不足与展望 |
| 参考文献 |
| 在学研究成果 |
| 致谢 |
| Abstract of Thesis |
| 论文摘要 |
（5）基于多核DSP的弹载雷达信号处理研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第1章 绪论 |
| 1.1 脉冲多普勒雷达概述 |
| 1.2 DSP概述 |
| 1.3 研究背景与意义 |
| 1.4 本文的论文安排 |
| 第2章 PD雷达的信号处理原理 |
| 2.1 引言 |
| 2.2 弹载平台特点分析 |
| 2.3 PD雷达的测距与测速原理 |
| 2.4 脉冲压缩处理 |
| 2.5 数字下变频 |
| 2.6 杂波抑制 |
| 2.6.1 动目标显示 |
| 2.6.2 动目标检测 |
| 2.7 恒虚警处理 |
| 2.8 目标凝聚 |
| 2.9 单脉冲比幅测角 |
| 2.10 本章小结 |
| 第3章 基于多核DSP的弹载PD雷达信号处理机 |
| 3.1 引言 |
| 3.2 弹载PD雷达信号处理机设计 |
| 3.2.1 信号处理机概览 |
| 3.2.2 信号处理机组成 |
| 3.2.3 信号处理板距离通道工作流程 |
| 3.3 多核DSP软硬件基础 |
| 3.3.1 Key Stone架构 |
| 3.3.2 存储器结构 |
| 3.3.3 多核同步方法 |
| 3.3.4 SYS/BIOS操作系统 |
| 3.4 PD雷达算法的工程化实现 |
| 3.4.1 并行处理的任务模型 |
| 3.4.2 算法的任务映射 |
| 3.4.3 SRIO接口的工程应用 |
| 3.5 本章小结 |
| 第4章 信号处理的实时性优化 |
| 4.1 引言 |
| 4.2 性能探查 |
| 4.3 算法流程优化 |
| 4.4 存储器优化 |
| 4.4.1 基于存储器带宽优化 |
| 4.4.2 基于Cache优化 |
| 4.5 代码优化 |
| 4.5.1 关键字、循环优化、编译器优化与内存屏障 |
| 4.5.2 优化的矩阵分核分块转置函数 |
| 4.5.3 线性汇编、内联函数与混合编程 |
| 4.6 基于Message Q方法重构弹载PD雷达信号处理程序 |
| 4.6.1 任务划分与同步方式 |
| 4.6.2 多核工作流程 |
| 4.7 本章小结 |
| 第5章 PD雷达系统测试与结果验证 |
| 5.1 引言 |
| 5.2 单机功能性仿真实验 |
| 5.2.1 模拟场景设计与仿真实验流程 |
| 5.2.2 单机仿真实验系统 |
| 5.2.3 测试结果 |
| 5.3 雷达半实物模拟系统实验 |
| 5.3.1 仿真参数 |
| 5.3.2 测试结果 |
| 5.4 本章小结 |
| 第6章 总结与展望 |
| 6.1 本文工作总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（6）嵌入式系统智能控制能力度量与评价模型研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.1.1 机载计算机技术与性能评价 |
| 1.1.2 嵌入式智能控制能力度量方法 |
| 1.2 国内外研究现状 |
| 1.2.1 嵌入式系统性能综合评价方法 |
| 1.2.2 嵌入式智能控制能力度量方法 |
| 1.3 研究内容与创新点 |
| 1.4 论文结构 |
| 第二章 嵌入式系统性能评价方法和能力度量模型研究 |
| 2.1 引言 |
| 2.2 基于灰色理论的嵌入式系统五维度能力综合评价方法 |
| 2.2.1 系统架构和性能分析 |
| 2.2.2 五维度能力指标体系构建 |
| 2.2.3 基于灰色理论的五维度综合评价方法 |
| 2.3 基于离差智商计算的嵌入式系统智能控制能力评价方法 |
| 2.3.1 智能控制能力性能分析 |
| 2.3.2 智能控制能力指标体系构建 |
| 2.3.3 基于离差计算的智能控制能力评价方法 |
| 2.4 基于相对能力曲线的嵌入式系统智能控制能力度量模型 |
| 2.5 嵌入式系统智能控制能力度量案例分析 |
| 2.6 本章小结 |
| 第三章 基于GSPN的锁步非相似系统自诊断能力评价方法研究 |
| 3.1 引言 |
| 3.2 基于ICP系统的锁步处理器和非相似架构设计 |
| 3.2.1 处理器锁步机制设计 |
| 3.2.2 非相似结构设计 |
| 3.3 基于GSPN的系统自诊断模型 |
| 3.3.1 建模工具和建模流程 |
| 3.3.2 单通道锁步模型 |
| 3.3.3 锁步非相似系统模型 |
| 3.4 基于PAV方法的系统自诊断能力评价方法 |
| 3.5 案例分析 |
| 3.6 本章小结 |
| 第四章 基于GCM因子的自适应核间通信策略及评价方法研究 |
| 4.1 引言 |
| 4.2 异构核间通信过程和性能影响因子分析 |
| 4.2.1 核间通信流程 |
| 4.2.2 GCM影响因子 |
| 4.2.3 核间通信阶段传输模型 |
| 4.2.4 影响因子实验分析 |
| 4.3 基于动态通信策略的HMPU核间通信性能优化 |
| 4.3.1 动态通信策略自适应模型 |
| 4.3.2 动态通信策略实验分析 |
| 4.4 核间通信策略自适应能力评价方法 |
| 4.5 实验分析 |
| 4.6 本章小结 |
| 第五章 基于DCET的系统自寻优任务调度算法及评价方法研究 |
| 5.1 引言 |
| 5.2 基于ARINC653标准的分区系统架构设计 |
| 5.3 基于DCET的自寻优任务调度算法 |
| 5.3.1 自寻优任务调度模型 |
| 5.3.2 自寻优任务调度算法流程 |
| 5.3.3 可调度性和实时性分析 |
| 5.4 自寻优任务调度能力评价方法 |
| 5.5 实验分析 |
| 5.6 本章小结 |
| 第六章 基于Roofline模型的能耗自调节机制及评价方法研究 |
| 6.1 引言 |
| 6.2 能耗自调节能力的指标体系 |
| 6.2.1 操作系统层能耗调节指标分析 |
| 6.2.2 硬件层能耗调节指标分析 |
| 6.2.3 能耗控制相关评价指标 |
| 6.3 基于Roofline模型的系统能耗与性能分析 |
| 6.3.1 Roofline模型分析流程 |
| 6.3.2 Roofline模型建模流程 |
| 6.4 系统能耗自调节能力评价方法 |
| 6.5 实验分析 |
| 6.6 本章小结 |
| 第七章 总结与展望 |
| 7.1 工作总结 |
| 7.2 不足与展望 |
| 参考文献 |
| 在学期间发表的学术论文 |
| 在学期间参加项目情况 |
| 致谢 |
（7）嵌入式融合通信语音网关设计与实现（论文提纲范文）
| 中文摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 融合通信语音网关概述 |
| 1.3 语音网关的研究现状 |
| 1.3.1 国际现状 |
| 1.3.2 国内现状 |
| 1.4 本课题研究的内容、目标与意义 |
| 1.4.1 研究内容与目标 |
| 1.4.2 研究意义 |
| 1.5 论文组织架构 |
| 第二章 语音网关的系统架构 |
| 2.1 融合通信网关工作原理 |
| 2.2 总体设计要求 |
| 2.3 关键技术以及设计难点 |
| 2.4 本章小结 |
| 第三章 嵌入式语音网关硬件设计与实现 |
| 3.1 硬件电路总体设计 |
| 3.2 主控模块设计 |
| 3.3 存储模块设计 |
| 3.4 网络交换模块设计 |
| 3.5 语音接口模块设计 |
| 3.6 电源模块设计 |
| 3.7 PCB设计 |
| 3.8 本章小结 |
| 第四章 嵌入式语音网关软件设计与实现 |
| 4.1 嵌入式操作系统选型 |
| 4.2 融合通信网关的软件体系结构 |
| 4.3 融合通信网关的模块实现 |
| 4.3.1 MSP媒体处理 |
| 4.3.2 CM管理模块 |
| 4.3.3 通话流程中的媒体管理 |
| 4.3.4 呼叫控制 |
| 4.3.5 级联扩展管理 |
| 4.3.6 FXS接口标准化 |
| 4.3.7 用户线路电源动态管理 |
| 4.4 本章小结 |
| 第五章 调试与测试结果分析 |
| 5.1 设备调试 |
| 5.2 关键信号测试 |
| 5.3 话路特性测试 |
| 5.4 电磁兼容性测试 |
| 5.5 温升实验测试 |
| 5.6 呼叫性能测试 |
| 5.7 本章小结 |
| 结论与展望 |
| 参考文献 |
| 致谢 |
| 个人简历、在学期间的研究成果及发表的学术论文 |
（8）基于多核DSP的图像匹配系统设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 选题的背景与意义 |
| 1.2 国内外研究现状 |
| 1.3 本论文所完成的主要内容和结构安排 |
| 第2章 图像匹配算法及处理系统设计原理 |
| 2.1 图像匹配技术基础 |
| 2.1.1 图像匹配的基本概念及其数学定义 |
| 2.1.2 图像匹配的一般流程 |
| 2.1.3 常用的基于灰度的图像匹配算法 |
| 2.2 图像处理系统设计原理 |
| 2.2.1 图像处理系统的组成及特点 |
| 2.2.2 实时图像处理的两种模式 |
| 2.2.3 图像处理系统常用的设计结构 |
| 2.2.4 图像处理系统的设计原则 |
| 2.3 本章小结 |
| 第3章 图像匹配系统的需求分析及方案设计 |
| 3.1 改进的归一化图像匹配算法 |
| 3.1.1 图像数据的预处理 |
| 3.1.2 搜索策略优化 |
| 3.1.3 计算方法的优化 |
| 3.1.4 改进的归一化图像匹配算法实现流程 |
| 3.2 算法处理系统的功能需求 |
| 3.3 系统架构的选型 |
| 3.4 图像匹配平台的性能要求 |
| 3.4.1 对图像处理平台的实时性要求 |
| 3.4.2 对图像处理平台的并行化要求 |
| 3.4.3 对图像处理平台的片间交互要求 |
| 3.5 图像处理平台的输入输出带宽要求 |
| 3.6 本章小结 |
| 第4章 图像匹配系统的软硬件实现 |
| 4.1 关键器件的选型 |
| 4.1.1 FPGA的选型 |
| 4.1.2 DSP的选型 |
| 4.1.3 数据传输通道的选型 |
| 4.2 FPGA子系统设计 |
| 4.2.1 FPGA需要完成的功能综述 |
| 4.2.2 FPGA的最小化设计 |
| 4.2.3 图像传输通路设计 |
| 4.2.4 FPGA接口电路设计 |
| 4.2.5 FPGA软件设计 |
| 4.2.6 FPGA软件设计分析报告 |
| 4.3 多核DSP子系统设计 |
| 4.3.1 多核DSP的电源设计 |
| 4.3.2 多核DSP的时钟设计 |
| 4.3.3 多核DSP接口设计 |
| 4.3.4 多核DSP软件设计 |
| 4.3.5 算法运算速度分析 |
| 4.4 系统设计实物图 |
| 4.5 运行结果图 |
| 4.6 本章小结 |
| 第5章 总结与展望 |
| 参考文献 |
| 致谢 |
（9）基于网络的保密通话系统设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题研究背景和意义 |
| 1.2 国内外研究现状及发展趋势 |
| 1.2.1 语音加密技术的研究现状 |
| 1.2.2 基于混沌的保密通信研究现状 |
| 1.2.3 保密通话系统的发展趋势 |
| 1.3 论文主要研究内容 |
| 1.4 论文结构 |
| 第2章 保密通话系统的总体设计 |
| 2.1 DSP 应用系统的设计流程 |
| 2.2 系统总体设计方案 |
| 2.3 加密技术的选择 |
| 2.3.1 混沌加密技术 |
| 2.3.2 动态加密技术 |
| 2.4 主控芯片的选择 |
| 2.4.1 DSP5509A 微处理器 |
| 2.4.2 TLV320AIC23B 芯片 |
| 2.5 本章小结 |
| 第3章 语音加解密算法 |
| 3.1 算法总体介绍 |
| 3.2 混沌密钥的产生 |
| 3.2.1 Henon 映射 |
| 3.2.2 改进 Logistic 映射 |
| 3.2.3 非线性置换 |
| 3.3 IDEA 加解密算法 |
| 3.4 动态密钥交换机制 |
| 3.5 实验测试及分析 |
| 3.5.1 混沌密钥的特性 |
| 3.5.2 加密算法的效果 |
| 3.5.3 加密算法的负载代价和计算代价 |
| 3.6 本章小结 |
| 第4章 系统硬件设计 |
| 4.1 系统硬件结构 |
| 4.2 硬件设计开发工具 |
| 4.3 TMS320VC5509A 的主要特性 |
| 4.3.1 VC5509A CPU 内核 |
| 4.3.2 VC5509A 存储空间 |
| 4.3.3 VC5509A 片内外设 |
| 4.3.4 VC5509A 引脚功能 |
| 4.4 硬件模块设计 |
| 4.3.1 电源与复位模块 |
| 4.3.2 时钟模块 |
| 4.3.3 JTAG 接口 |
| 4.3.4 外扩存储 SDRAM 模块 |
| 4.3.5 语音控制模块 |
| 4.3.6 Flash 自举引导设计 |
| 4.3.7 以太网通信模块 |
| 4.3.8 系统总的原理图和 PCB 图 |
| 4.5 硬件抗干扰设计 |
| 4.6 本章小结 |
| 第5章 系统软件设计 |
| 5.1 软件设计开发概述 |
| 5.2 软件设计的总体结构 |
| 5.3 DSP5509A 芯片的初始化 |
| 5.3.1 时钟初始化 |
| 5.3.2 SDRAM 初始化 |
| 5.3.3 I2C 初始化 |
| 5.3.4 McBSP 初始化 |
| 5.4 TLV320AIC23B 与 DSP5509A 的通信 |
| 5.5 加密算法软件流程 |
| 5.5.1 Henon 映射在 DSP 上的实现 |
| 5.5.2 Logistic 映射在 DSP 上的实现 |
| 5.5.3 非线性置换在 DSP 上的实现 |
| 5.5.4 IDEA 加解密在 DSP 上的实现 |
| 5.6 Flash 自举引导及 Bootloader 的烧写程序 |
| 5.7 本章小结 |
| 第6章 系统联调与结果分析 |
| 6.1 硬件集成调试 |
| 6.2 软件集成调试 |
| 6.3 系统的测试 |
| 6.4 测试结果分析 |
| 6.5 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士期间发表的学术论文 |
| 致谢 |
| 详细摘要 |
（10）达芬奇环境下异构双核处理器多媒体信息处理系统设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 引言 |
| 1.2 课题研究背景及意义 |
| 1.2.1 课题的研究背景 |
| 1.2.2 课题的研究意义 |
| 1.3 研究目的和主要技术路线 |
| 1.4 课题研究与实现的难点 |
| 1.5 论文的主要工作及章节安排 |
| 第2章 异构双核处理器平台下达芬奇环境构建 |
| 2.1 DM3730异构双核处理器 |
| 2.2 DM3730处理器平台应用开发 |
| 2.2.1 DM3730处理器平台开发面临的问题 |
| 2.2.2 达芬奇技术平台构成 |
| 2.2.3 DM3730平台下达芬奇软件框架设计 |
| 2.3 本章小结 |
| 第3章 嵌入式系统多媒体信息处理系统总体设计 |
| 3.1 系统总体框架设计 |
| 3.2 系统音视频采集与播放 |
| 3.3 音视频编解码技术 |
| 3.4 音视频同步技术 |
| 3.5 系统多线程应用设计 |
| 3.6 操作系统选择 |
| 3.7 系统开发环境 |
| 3.8 本章小结 |
| 第4章 多媒体信息终端设计与实现 |
| 4.1 系统客户端框架设计 |
| 4.2 G.729A和H.264算法的xDM标准封装 |
| 4.3 Codec Engine中间组件整合 |
| 4.4 系统视频编解码流程 |
| 4.5 系统终端算法与存储优化 |
| 4.5.1 算法优化 |
| 4.5.2 存储优化 |
| 4.6 本章小结 |
| 第5章 多媒体信息服务端设计与实现 |
| 5.1 系统服务器的选择 |
| 5.2 系统服务器端设计 |
| 5.2.1 系统服务器和MySQL数据库的整合 |
| 5.2.2 系统服务器的应用实现 |
| 5.3 SIP协议的实现 |
| 5.3.1 SIP协议网络结构 |
| 5.3.2 SIP协议实现 |
| 5.4 RTP协议的实现 |
| 5.5 本章小结 |
| 第6章 达芬奇环境在QNX下的移植与图形界面开发 |
| 6.1 达芬奇环境在QNX下的移植 |
| 6.1.1 QNX嵌入式操作系统体系结构 |
| 6.1.2 达芬奇环境在QNX操作系统下的移植 |
| 6.2 QNX下图像化应用界面设计 |
| 6.3 本章小结 |
| 第7章 系统性能测试 |
| 7.1 测试环境的搭建 |
| 7.2 系统性能测试 |
| 7.2.1 音视频算法库接口封装兼容性测试 |
| 7.2.2 音视频编解码性能测试 |
| 7.2.3 服务器端性能测试 |
| 7.2.4 系统呼叫建立时间和传输性能测试 |
| 7.2.5 视频通话功能测试 |
| 7.2.6 系统CPU负载测试 |
| 7.3 本章小结 |
| 总结和展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间发表的论文及科研成果 |
四、使用DSP增加型RISC内核实现单处理器VoIP设计——降低成本、节约功耗（论文参考文献）
- [1]基于FPGA的多路CNN并行计算体系结构研究[D]. 张硕. 北京工业大学, 2020(06)
- [2]基于C66x的HEVC视频编码优化技术研究[D]. 李意弦. 西南科技大学, 2020(08)
- [3]面向深度学习算法的DSP关键技术研究[D]. 杨超. 国防科技大学, 2019(01)
- [4]高灵敏度射频EAS检测技术研究[D]. 方元. 宁波大学, 2019(06)
- [5]基于多核DSP的弹载雷达信号处理研究[D]. 杜潇剑. 西安电子科技大学, 2019(02)
- [6]嵌入式系统智能控制能力度量与评价模型研究[D]. 罗殊彦. 西北工业大学, 2018(04)
- [7]嵌入式融合通信语音网关设计与实现[D]. 高如正. 福州大学, 2017(04)
- [8]基于多核DSP的图像匹配系统设计与实现[D]. 卢保磊. 北京理工大学, 2016(03)
- [9]基于网络的保密通话系统设计与实现[D]. 葛秀梅. 江苏科技大学, 2014(03)
- [10]达芬奇环境下异构双核处理器多媒体信息处理系统设计与实现[D]. 赵付轩. 西南交通大学, 2013(11)